一种肖特基二极管的制作方法
阅读说明：本技术 一种肖特基二极管的制作方法 (Manufacturing method of Schottky diode ) 是由 刘扬 张琦 于 2021-06-30 设计创作，主要内容包括：本发明属于半导体器件技术领域,更具体地,涉及一种肖特基二极管的制作方法。在p型区之间的肖特基接触区域引入介质层,形成MIS结构,在正向偏压下,肖特基结率先导通,同时相较于传统结势垒肖特基二极管,MIS结构耗尽区更窄,因此本发明器件具有更大的有效导通面积,能够降低器件的导通电阻,进而降低导通损耗；而在反向偏压下,MIS结构能够降低肖特基结由于势垒降低效应和隧穿效应等因素而产生的漏电流,从而提高了器件的击穿电压。(The invention belongs to the technical field of semiconductor devices, and particularly relates to a manufacturing method of a Schottky diode. A dielectric layer is introduced into a Schottky contact region between p-type regions to form an MIS structure, a Schottky junction is firstly conducted under forward bias, and meanwhile, compared with a traditional junction barrier Schottky diode, an MIS structure depletion region is narrower, so that the Schottky barrier diode has a larger effective conduction area, the conduction resistance of the Schottky barrier diode can be reduced, and the conduction loss is further reduced; under reverse bias, the MIS structure can reduce leakage current of Schottky junction caused by barrier lowering effect, tunneling effect and other factors, so as to raise breakdown voltage of the device.)
技术领域
本发明属于半导体器件技术领域，更具体地，涉及一种肖特基二极管的制作方法。
背景技术
肖特基二极管由于具有开启电压小、开关速度快的特性，被广泛地应用于电源、驱动电路等领域。但肖特基二极管在反向偏压下存在势垒降低效应、隧穿效应等因素，使得器件的反向漏电流随着反向偏压的增大而增大，而较大的漏电流将进一步导致器件具有较小的击穿电压。
为提高肖特基二极管的击穿电压、减小漏电流，常用的一种器件结构是结势垒肖特基二极管。结势垒肖特基二极管的n型漂移层中具有网格状分布的p型区，在正向偏压下，肖特基结率先导通，在反向偏压下，形成的pn结耗尽区逐渐延展，将导通沟道夹断，进而降低肖特基结界面处的峰值电场。因此结势垒肖特基二极管能够保持具有肖特基结低开启电压的优点，同时还能够降低反向漏电流，提高器件的击穿电压。
如图1所示为结势垒肖特基二极管元胞结构示意图，通过仿真模拟该器件结构发现，在p型区之间的n型沟道区内，沿肖特基接触边界的电场强度在中间位置达到最高，并且随着反向偏压的增大而增大，如图2所示。而肖特基结的反向漏电流与接触界面处的电场强度相关，较高的电场强度将导致器件产生较大的反向漏电流和较小的击穿电压。
在结势垒肖特基二极管中，若采用较大的p型区间距，这能够使器件有较大的正向导通有效面积，从而减小器件的导通电阻，降低导通损耗。但较大的p型区间距会使得肖特基结表面产生相对较高的电场，进而产生较大的反向漏电流，降低器件的击穿电压。若保持一定的器件面积，减小p型区间距，虽然能够降低肖特基结表面电场，减小器件反向漏电流，但同时也会使得器件的正向导通有效面积减小，从而产生较大的导通电阻，增大器件的导通损耗。另一方面，较小的p型区间距也会使器件的工艺难度增大。
发明内容
本发明为克服上述现有技术中的缺陷，提供一种肖特基二极管的制作方法，器件在正向导通时具有低开启电压、低导通损耗，而在反向偏压下，具有低漏电流、高击穿电压。
为解决上述技术问题，本发明采用的技术方案是：一种肖特基二极管的制作方法，包括以下步骤：
S1.通过MOCVD在n型导电衬底上外延生长器件漂移区；
S2.通过ICP刻蚀台面进行器件隔离；
S3.在器件漂移区上沉积掩膜层SiO2，去除器件需形成p型区域位置处的SiO2掩膜层；
S4.采用离子注入方法注入p型掺杂剂，完成后使用缓冲氢氟酸溶液去除SiO2掩膜层，通过退火工艺激活掺杂，形成p型区域；
S5.通过光刻显影技术露出需要形成介质层区域，对n型器件漂移区进行刻蚀，刻蚀完毕后再生长介质层，再通过光刻显影技术露出需要去除的介质层区域，并使用缓冲氢氟酸溶液去除无光刻胶覆盖的介质层；
S6.在衬底上采用电子束蒸发法或磁控溅射法蒸镀Ti/Al/Ni/Au形成欧姆接触电极作为二极管阴极；
S7.采用电子束蒸发法或磁控溅射法在器件的正面蒸镀Ni/Au形成肖特基电极，采用剥离的方法选择性留下电极，作为二极管阳极。
在其中一个实施例中，所述的步骤S2具体包括：
S21.在器件漂移区上涂覆光刻胶，通过光刻显影技术确定台面刻蚀区域；
S22.通过ICP刻蚀未被光刻胶覆盖的区域深0.2μm～10μm。
在其中一个实施例中，所述的步骤S3具体包括：
S31.在SiO2掩膜层上涂覆光刻胶，通过光刻显影技术露出需要形成p型区域的窗口；
S32.使用缓冲氢氟酸溶液去除未被光刻胶覆盖的SiO2掩膜层。
在其中一个实施例中，所述的步骤S5具体包括：
S511.在步骤S4形成的器件上涂覆光刻胶，通过光刻显影技术打开需要形成介质层区域的窗口；
S512.通过ICP对n型漂移区进行刻蚀，刻蚀完毕后去除光刻胶；
S513.在步骤S512形成器件上生长介质层，填充凹槽；
S514.涂覆光刻胶，通过光刻显影技术露出需要去除介质层的区域；
S515.使用缓冲氢氟酸溶液去除未被光刻胶覆盖的介质层。
在其中一个实施例中，在所述的步骤S5中不去除台面区域的介质层，以形成场板结构。能够缓解器件电极边缘在反向偏压下的电场集中效应，提高器件的击穿电压。
在其中一个实施例中，在所述的步骤S5中不进行ICP刻蚀凹槽，直接生长介质层，再通过光刻显影技术露出需要去除的介质层区域，并使用缓冲氢氟酸溶液去除。
在其中一个实施例中，所述的衬底、器件漂移区、p型区域的材料相同，均为Si、SiC、或GaN；所述的介质层的材料为为Al2O3、SiN、SiO2、HfO2中的任一种，厚度为10nm～500nm。
在其中一个实施例中，所述的衬底为n型导电衬底，衬底电阻率范围为0.005Ω·cm～0.1Ω·cm，厚度为100μm～500μm；所述的p型区域，空穴浓度为1×1016cm-3～1×1019cm-3，厚度为0.1μm～20μm。
在其中一个实施例中，所述的器件漂移区为位错密度低的非故意掺杂外延层或n型掺杂外延层；器件漂移区厚度为1μm～50μm，载流子浓度为1×1014cm-3～5×1017cm-3。
在其中一个实施例中，所述的二极管阴极的材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金、或Ti/Al/Ti/TiN合金中的任一种；所述的二极管阳极的材料为金属Ni、Au、Pt、Pd、Ir、Mo、Al、Ti、TiN、Ta、TaN、ZrN、VN、NbN中的一种或其堆叠结构。
与现有技术相比，有益效果是：本发明提供的一种肖特基二极管的制作方法，在p型区之间的肖特基接触区域引入介质层，形成MIS结构，在正向偏压下，肖特基结率先导通，同时相较于传统结势垒肖特基二极管，MIS结构耗尽区更窄，因此本发明器件具有更大的有效导通面积，能够降低器件的导通电阻，进而降低导通损耗；而在反向偏压下，MIS结构能够降低肖特基结由于势垒降低效应和隧穿效应等因素而产生的漏电流，从而提高了器件的击穿电压。
附图说明
图1是结势垒肖特基二极管模拟仿真器件结构示意图。
图2是沿肖特基接触界面电场强度分布图。
图3是本发明器件与传统结势垒肖特基二极管在正向偏压下的电流分布示意图。
图4至图8是本发明实施例1的器件的工艺过程示意图，其中图8表示实施例1中器件的整体结构示意图。
图9至图10是本发明实施例2的器件的工艺过程示意图，其中图10表示实施例2中器件的整体结构示意图。
图11至图12是本发明实施例3的器件的工艺过程示意图，其中图12表示实施例3中器件的整体结构示意图。
附图说明
：1、衬底；2、器件漂移区；3、掩膜层；4、p型区域；5、介质层；6、二极管阴极；7、二极管阳极。具体实施方式
附图仅用于示例性说明，不能理解为对本发明的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本发明的限制。
实施例1：
如图8所示，为本实施例的器件的整体结构示意图，其结构由下至上依次为：覆盖衬底1的欧姆接触电极-二极管阴极6；衬底1；n型低载流子浓度区域-器件漂移区2；在器件漂移区2中交错排列的p型区域4；在n型器件漂移区2与p型区中间的介质层5；与器件漂移区2形成肖特基接触的电极-二极管阳极7。
本实施例提供的一种肖特基二极管的制作方法，包括以下步骤：
步骤1.1.外延结构
在n型低电阻率衬底1上外延n型导电的器件漂移区2，本步骤完成后材料外延结构如图4所示。
步骤1.2.器件隔离
S21.在n型导电的器件漂移区2上涂覆光刻胶，曝光显影后露出需要刻蚀的区域；
S22.通过ICP刻蚀未被光刻胶覆盖的区域；
S23.使用丙酮去除光刻胶。
步骤1.3.制备掩膜层3
S31.在器件漂移区2上沉积SiO2作为掩膜层3；
S32.在SiO2掩膜层3上涂覆光刻胶，曝光显影后露出需要形成p型区域4；
S33.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的掩膜层3，完成后器件结构如图5所示。
步骤1.4.选择区域掺杂
S41.采用离子注入方法在未被掩膜层3覆盖的区域注入p型掺杂剂；
S42.使用丙酮去除光刻胶；
S43.使用缓冲氢氟酸溶液去除SiO2掩膜层3；
S44.通过退火工艺激活掺杂，形成p型区域4，完成后结构如图6所示。
步骤1.5.生长介质层5
S51.在器件上涂覆光刻胶，曝光显影后露出需要形成介质层5的区域；
S52.通过ICP刻蚀未被光刻胶覆盖的区域，刻蚀完成后使用丙酮去除光刻胶；
S53.将器件放入腔室中生长介质层5；
S54.在介质层5上涂覆光刻胶，曝光显影后露出需要去除介质层5的区域；
S55.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的介质层5；
S56.使用丙酮去除光刻胶，完成后结构如图7所示。
步骤1.6.电极蒸镀
S61.在步骤S5形成的器件的背面蒸镀Ti/Al/Ni/Au形成欧姆接触，作为二极管阴极6；
S62.在步骤S61形成的器件的正面涂覆光刻胶，曝光显影后蒸镀Ni/Au，与器件漂移区2形成肖特基接触，剥离后形成二极管的阳极7；
S63.实施例1所述工艺流程完成，最终器件结构如图8所示。
实施例2
本实施例的器件的整体结构示意图如图10所示，与实施例1相比，区别在于本实施例2保留了器件台面区域的介质层5，形成场板结构。本实施例的工艺过程与实施例1类似，在实施例1中完成介质层5的生长后，通过修改光刻版图，使器件台面区域介质层5被光刻胶覆盖，不会被缓冲氢氟酸溶液刻蚀，形成如图9所述的结构。蒸镀电极后，形成本实施例器件的整体结构，如图10所示。
实施例3
本实施例的器件的整体结构示意图如图12所示，与实施例2相比，区别在于实施例2中先在n型器件漂移区2中刻蚀凹槽，再生长介质层5填充凹槽，二本实施例3中则不需要刻蚀凹槽，直接生长介质层5。实施例2中完成选择区域掺杂，形成p型区域4后，在本实施例中进行一下步骤：
步骤3.1.生长介质层5
S11.将器件放入腔室中生长介质层5；
S12.在介质层5上涂覆光刻胶，曝光显影后露出需要去除介质层5的区域；
S13.使用缓冲氢氟酸溶液选择性刻蚀未被光刻胶覆盖的介质层5；
S14.使用丙酮去除光刻胶，完成后结构如图11所示。
步骤3.2电极蒸镀
S21.在步骤3.1形成的器件的背面蒸镀Ti/Al/Ni/Au形成欧姆接触，作为二极管阴极6；
S22.在步骤S21形成的器件的正面涂覆光刻胶，曝光显影后蒸镀Ni/Au，与器件漂移区2形成肖特基接触，剥离后形成二极管的阳极7；
S23.实施例3所述工艺流程完成，最终器件结构如图12所示。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种IGBT功率器件有源层的制造方法及其结构