具体实施方式

下面的公开内容提供了用于实施本发明不同特征的许多不同实施例或示例。下文描述了组件和布局的具体示例以简化本公开。当然，这些仅仅是示例而不是意在限制。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一、第二特征的实施例，也可以包括在第一、第二特征之间可能形成有附加特征，使得第一、第二特征可以不直接接触的实施例。另外，本公开可能在各个示例中重复了标号和/或字母。这种重复是为了简化和清楚的目的，其本身并不要求所讨论的各个实施例和/或配置之间存在关系。

此外，本文中可能使用了空间相对性的术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示一个要素或特征相对于另一个(一些)要素或另一个(一些)特征的关系。这些空间相对性的术语意在也涵盖了器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，因而本文中所用的空间相对性描述符可能被类似地解释。

本公开大体上提供了与器件的栅极结构形成(例如在替代栅极工艺中)以及由此形成的器件有关的示例实施例。更具体地，在一些示例中，在栅极电介质层被沉积之后，在栅极电介质层上方形成包含钝化物质(例如氟)的暂置(dummy)层，热处理使钝化物质从暂置层扩散到栅极电介质层，从而使栅极电介质层钝化(例如，氟化)。然后移除暂置层，并形成栅极结构的后续层，例如一个或多个功函数调节层和金属栅电极。除了其他优点之外，还可以改善器件劣化(例如，时间依赖性电介质击穿(Time-Dependent DielectricBreakdown,TDDB))和器件性能。

本文所述的示例使用氟作为钝化物质。其他示例可以实现其他钝化物质，例如能够对栅极电介质层进行钝化的物质。描述了示例性方法和结构的一些变型。本领域的普通技术人员将容易理解可能进行在其他实施例的范围内想到的其他修改。虽然可能以特定顺序描述了方法实施例，但是各种其他方法实施例可以以任何符合逻辑的顺序执行，并且可以包括比本文所描述的更少或更多的步骤。

图1图示了根据一些实施例的简化的鳍式场效应晶体管(FinFET)40的示例的三维视图。没有在图1中图示或结合图1描述的其他方面从后面的附图和描述中可以看到。FinFET 40包括衬底42上的鳍46。衬底42包括隔离区域44，鳍46在相邻的隔离区域44之间并从此向上突出。栅极电介质48沿着鳍46的侧壁并在鳍46的顶表面上方，栅电极50在栅极电介质48上方。源极/漏极区域52a和52b相对于栅极电介质48和栅电极50布置在鳍46的相对区域中。图1还图示了参考截面A-A，该截面在后面的图中使用。截面A-A位于沿着例如鳍46中相对的源极/漏极区域52a和52b之间的沟道的平面中。

源极/漏极区域52a和52b可以例如在各个晶体管之间被共享。在一些示例中，源极/漏极区域52a和52b可以被连接或耦合到其他FinFET，使得这些FinFET被实现为一个功能性晶体管。例如，如果相邻的(例如，而不是相对的)源极/漏极区域被电连接(例如通过外延生长使这些区域联合(coalesce))，则可以实现一个功能性晶体管。其他示例中的其他配置可以实现其他数目的功能性晶体管。

图2至图10图示了根据一些实施例的用于形成半导体器件的示例性方法期间的各个中间结构的剖视图(例如，沿着截面A-A)。该半导体器件可以是场效应晶体管(FET)，其可以是如图1所示的FinFET、平面FET、水平沟道栅极环绕(Horizontal Gate All Around，HGAA)FET或其他器件。图2图示了半导体衬底60，该衬底上形成有半导体器件的至少一部分。半导体衬底60可以是(或可以包括)块状半导体、绝缘体上半导体(Semiconductor-On-Insulator,SOI)衬底等，可以是掺杂的(例如，用p型或n型掺杂剂)或未掺杂的。通常，SOI衬底包括在绝缘体层上形成的半导体材料层。绝缘体层例如可以是掩埋氧化物(BuriedOxide,BOX)层、氧化硅层等。绝缘体层被布置在衬底(通常是硅或玻璃衬底)上或者作为衬底。也可以使用其他衬底，例如多层的或梯度的衬底。在一些实施例中，半导体衬底的半导体材料可以包括：元素半导体，例如硅(Si)和/或锗(Ge)；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。

如前所述，该器件可以是平面FET、如图1所示的FinFET、HGAA FET或其他器件。根据FET，暂置栅极叠层(更一般地说，栅极结构)形成在半导体衬底60的有源区域(activeregion)上。在平面FET中，有源区域可以是(或者可以包括)半导体衬底60的顶表面上由隔离区域划定的一部分。在FinFET中，有源区域可以是(或者可以包括)半导体衬底60上从隔离区域之间突出的鳍，如图1所示。本领域普通技术人员将容易理解，栅极叠层可以沿着鳍的侧壁和顶表面形成，例如图1所示。此外，本领域的普通技术人员还容易理解如何针对其他类型的FET在有源区域上形成栅极叠层。

暂置栅极叠层包括：有源区域上方的界面电介质62、界面电介质62上方的栅极层64、以及栅极层64上方的掩模层66。用于暂置栅极叠层的界面电介质62、栅极层64和掩模层66可以通过顺序地形成或沉积各个层并且然后将这些层图案化成暂置栅极叠层来形成。例如，界面电介质62可以包括(或者可以是)氧化硅、氮化硅等，或其多层；栅极层64可以包括(或者可以是)硅(例如多晶硅)或其他材料；掩模层66可以包括(或者可以是)氮化硅、氧氮化硅、碳氮化硅等或其组合。用于形成或沉积界面电介质62、栅极层64和掩模层66的工艺包括热和/或化学生长、化学气相沉积(Chemical Vapor Deposition,CVD)、等离子体增强CVD(Plasma-Enhanced CVD,PECVD)、分子束沉积(Molecular-Beam Deposition,MBD)、原子层沉积(Atomic Layer Deposition,ALD)、物理气相沉积(Physical Vapor Deposition,PVD)和其他沉积技术。

然后，用于界面电介质62、栅极层64和掩模层66的层可以被图案化成暂置栅极叠层，例如使用光刻和一个或多个刻蚀工艺。例如，光刻胶可以被形成在掩模层66上(例如使用旋涂)，并且可以通过用适当的光掩模将光刻胶暴露于光而被图案化。然后，光刻胶的暴露或未暴露部分可以被移除，这取决于使用的是正光刻胶还是负光刻胶。光刻胶的图案然后可以被转移到掩模层66、栅极层64和界面电介质62的这些层，例如通过使用一个或多个合适的刻蚀工艺。一个或多个刻蚀工艺可以包括反应离子刻蚀(Reactive Ion Etch,RIE)、中性束刻蚀(Neutral Beam Etch,NBE)等或其组合。刻蚀工艺可以是各向异性的。随后，例如在灰化或湿法剥离处理中移除光刻胶。

在一些实施例中，在形成暂置栅极叠层之后，可以在有源区域中形成轻度掺杂的漏极(Lightly Doped Drain,LDD)区域(未具体图示)。例如，可以使用暂置栅极叠层作为掩模将掺杂剂注入到有源区域中。示例性掺杂剂例如可以包括(或者可以是)用于p型器件的硼和用于n型器件的磷或砷，但是也可以使用其他掺杂剂。LDD区域可以具有在从约10¹⁵cm^-3到约10¹⁷cm^-3范围内的掺杂剂浓度。

栅极间隔件(spacer)68沿着暂置栅极叠层的侧壁(例如，界面电介质62、栅极层64和掩模层66的侧壁)在半导体衬底60上的有源区域上方形成。可以例如通过共形地沉积用于栅极间隔件68的一个或多个层并对这一个或多个层进行各向异性刻蚀而形成这些栅极间隔件68。用于栅极间隔件68的一个或多个层可以包括(或者可以是)由CVD、ALD或其他沉积技术沉积的氮化硅、氮氧化硅、碳氮化硅等、其多层或其组合。刻蚀工艺可以包括RIE、NBE或其他刻蚀工艺。

源极/漏极区域70被形成在暂置栅极叠层的相对两侧的有源区域中。在一些示例中，用暂置栅极叠层和栅极间隔件68作为掩模，将掺杂剂注入有源区域中来形成源极/漏极区域70。因此，源极/漏极区域70可以通过在暂置栅极叠层的相对两侧进行注入来形成。

在其他示例中，例如图中所示，可以用暂置栅极叠层和栅极间隔件68作为掩模来使有源区域凹陷，并且可以在这些凹陷中外延生长外延源极/漏极区域70。凹陷可以通过刻蚀工艺来执行。该刻蚀工艺可以是各向同性的或各向异性的，或者还可以对于半导体衬底60的一个或多个晶面具有选择性。因此，基于所实施的刻蚀工艺，凹陷可以具有各种截面轮廓。刻蚀工艺可以是诸如RIE、NBE等的干法刻蚀，或者诸如使用四甲基氢氧化铵(TMAH)、氢氧化铵(NH₄OH)或其他刻蚀剂进行的湿法刻蚀。外延源极/漏极区域70可以包括(或者可以是)硅锗(Si_xGe_1-x，其中x可以在大致0和1之间)、碳化硅、硅磷、纯的或基本上纯的锗、III-V族化合物半导体、II-VI族化合物半导体等。例如，用于形成III-V族化合物半导体的材料包括InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP等。可以通过在凹陷中对材料进行外延生长来在这些凹陷中形成外延源极/漏极区域70，例如通过金属-有机CVD(Metal-Organic CVD,MOCVD)、分子束外延(Molecular Beam Epitaxy,MBE)、液相外延(Liquid Phase Epitaxy,LPE)、气相外延(Vapor Phase Epitaxy,VPE)、选择性外延生长(Selective Epitaxial Growth,SEG)等，或其组合。如图所示，外延源极/漏极区域70可以相对于有源区域被抬高。可以通过在外延生长期间进行原位掺杂和/或在外延生长之后进行注入，来对外延源极/漏极区域70进行掺杂。因此，通过外延生长(并可能进行注入)，可以在暂置栅极叠层的相对两侧形成源极/漏极区域70。

(例如，在原位掺杂或注入中)用于源极/漏极区域70的示例性掺杂剂例如可以包括用于p型器件的硼和用于n型器件的磷或砷，但是也可以使用其他掺杂剂。源极/漏极区70可具有在约10¹⁹cm^-3到约10²¹cm^-3范围内的掺杂剂浓度。

图3图示了在半导体衬底60的有源区域上方并沿着栅极间隔件68形成第一层间电介质(Interlayer Dielectric，ILD)72。第一ILD 72可以包括刻蚀停止层(Etch StopLayer,ESL)和主电介质层，例如低k电介质层。通常，刻蚀停止层可以提供在形成例如触点或通孔时停止刻蚀工艺的机制。刻蚀停止层可以由电介质材料形成，该材料与相邻的层(例如ILD的主电介质层)具有不同的刻蚀选择性。

第一ILD 72被沉积在有源区域、暂置栅极叠层和栅极间隔件68上方。例如，刻蚀停止层可以被共形地沉积在有源区域、暂置栅极叠层和栅极间隔件68上方。刻蚀停止层可以包括(或者可以是)氮化硅、碳氮化硅、碳氧化硅、碳氮化物等或其组合，并且可以通过CVD、PECVD、ALD或其他沉积技术来沉积。然后，例如，主电介质层被沉积在刻蚀停止层上方。主电介质层可以包括(或者可以是)二氧化硅、低k电介质材料(例如具有比二氧化硅低的介电常数的材料)，例如氮氧化硅、磷硅酸盐玻璃(Phosphosilicate Glass,PSG)、硼硅酸盐玻璃(Borosilicate Glass,BSG)、硼磷硅酸盐玻璃玻璃(Borophosphosilicate Glass,BPSG)、未掺杂硅酸盐玻璃(Undoped Silicate Glass,USG)、氟化硅酸盐玻璃(FluorinatedSilicate Glass,FSG)、有机硅酸盐玻璃(Organosilicate Glasses,OSG)、SiO_xC_y、旋涂玻璃、旋涂聚合物、硅碳材料、其化合物、其混合物等，或其组合。主电介质层可以通过旋涂、CVD、流体CVD(Flowable CVD,FCVD)、PECVD、物理气相沉积(Physical Vapor Deposition,PVD)或其他沉积技术来沉积。

第一ILD 72可以在沉积之后被平面化。可以执行平面化工艺(例如化学机械抛光(Chemical Mechanical Polish,CMP))以对第一ILD 72进行平面化。第一ILD 72的顶表面被平面化以与暂置栅极叠层的顶表面共面，从而使暂置栅极叠层通过第一ILD 72暴露。平面化可以移除暂置栅极叠层的掩模层66(在一些情形中还移除栅极间隔件68的上部部分)，相应地，暂置栅极叠层的栅极层64的顶表面通过第一ILD 72暴露。

图4图示了暂置栅极叠层的移除，这在栅极间隔件68之间形成凹陷74。在通过第一ILD 72被暴露之后，暂置栅极叠层的栅极层64和界面电介质62被移除，例如通过一个或多个刻蚀工艺。可以通过对于栅极层64有选择性的刻蚀工艺来移除栅极层64，其中界面电介质62可以用作刻蚀停止层，并且随后可以通过对于界面电介质62有选择性的另一刻蚀工艺来移除界面电介质62。这些刻蚀工艺例如可以是RIE、NBE、湿法刻蚀或另一刻蚀工艺。

图5图示了栅极电介质层82和暂置含氟层88等的形成。本文描述的示例使用氟作为钝化物质，因此暂置层88含有氟。在其他示例性实施例中，代替氟或者除了氟以外，还可以使用另外的钝化物质。这里关于氟的描述可以更广泛、更一般地适用于任何适当的钝化物质。

在一些示例中，例如图中所示，界面电介质80在栅极间隔件68之间被形成在半导体衬底60的通过凹陷74而暴露的有源区域上。界面电介质80例如可以是由热氧化或化学氧化形成的氧化物。在一些示例中，暂置栅极叠层的界面电介质62可以被留下并代替界面电介质80。在进一步的示例中，界面电介质80可以由各种处理步骤得到，例如作为清洁过程的结果而形成的本地氧化物。在其他示例中，界面电介质80可以被省略。

栅极电介质层82被共形地沉积在凹陷74中。例如，栅极电介质层82被沉积在界面电介质80上方，沿着栅极间隔件68的侧壁，以及栅极间隔件68和第一ILD 72的顶表面上方。栅极电介质层82可以是(或者可以包括)氧化硅、氮化硅、高k电介质材料、其多层或其他电介质材料。高k电介质材料可以具有大于约7.0的k值，并且可以包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金属氧化物或金属硅酸盐，或其组合。可以通过ALD、PECVD、MBD或其他沉积技术来沉积栅极电介质层82。栅极电介质层82可以具有在从约到约的范围内的厚度。

盖层(capping layer)84被共形地沉积在栅极电介质层82上。盖层84可以包括氮化钛、氮化钛硅、氮化钛碳、氮化钛铝、氮化钽、氮化钽硅、氮化钽碳、氮化铝等，或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。盖层84可以具有从约到约的范围内的厚度。阻挡层86被共形地沉积在盖层84上。阻挡层86可以包括氮化钽、氮化钽硅、氮化钽碳、氮化钽铝、氮化钛、氮化钛硅、氮化钛碳、氮化钛铝、氮化铝等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术沉积。阻挡层86可以具有从约到约的范围内的厚度。

暂置含氟层88被共形地沉积在阻挡层86上。暂置含氟层88包含一定含量的氟，例如在从大于暂置含氟层88的百分之0到暂置含氟层88的约百分之1的范围内。暂置含氟层88可以包括(或者可以是)掺氟的钨、掺氟的硅化钨、掺氟的氮化钨、掺氟的碳化钨、掺氟的氮化钛、掺氟的氮化钽、掺氟的硅，掺氟的氧化硅等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。暂置含氟层88可以具有从约到约的范围内的厚度。在一种具体示例中，暂置含氟层88是用ALD沉积的掺氟的钨。在该示例中，ALD处理可以使用氟化钨(例如WF₆)前驱体和另一种适当的前驱体，例如乙硼烷(B₂H₆)、乙烷(C₂H₆)或硅烷(SiH₄)。ALD处理可以包括以下项的循环：氟化钨流，随后吹扫，随后其他前驱体流，随后吹扫。

暂置盖层90被共形地沉积在暂置含氟层88上。暂置盖层90可以包括(或者可以是)氮化钛、氮化钛硅、氮化钛碳、氮化钛铝、氮化钽、氮化钽硅、氮化钽碳、氮化钨、碳化钨、氮化钨碳、氮化铝等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。暂置盖层90可以具有在从约到约的范围内的厚度。

可用于从暂置含氟层88扩散到栅极电介质层82中的氟的量可能受暂置含氟层88的厚度(该厚度又可以确定暂置含氟层88的体积)以及暂置含氟层88中的氟含量的影响。可用于扩散的氟的更高量可以增加扩散到栅极电介质层82中的氟的量。

执行一个或多个热处理以促进氟的扩散或驱动氟从暂置含氟层88进入栅极电介质层82中。示例性的热处理可以是在约300℃的约600℃的温度范围内持续从约15秒到约180秒的温度范围。例如，暂置含氟层88的沉积可以处于升高的温度下，例如在300℃的温度下持续97秒的时间。另外，暂置盖层90的沉积也可以处于升高的温度下，例如在450℃的温度下持续175秒。在升高的温度下沉积暂置含氟层88和暂置盖层90中每一者可以促进氟从暂置含氟层88扩散到栅极电介质层82中。此外，还可以执行附加的热处理，例如退火。退火可以是快速热退火(Rapid Thermal Anneal,RTA)、炉退火(furnace anneal)或其他热处理。在一种示例中，在575℃实施15秒的RTA。更一般地，暂置含氟层88在这种中间结构中所处的持续时间和(一个或多个)温度可以影响有多少氟扩散到栅极电介质层82中。

图6图示了在热处理之后移除暂置盖层90和暂置含氟层88。例如通过一个或多个刻蚀工艺和清洁处理来移除暂置盖层90和暂置含氟层88。可以分别通过对于暂置盖层90和暂置含氟层88的材料有选择性的刻蚀工艺来移除暂置盖层90、暂置含氟层88。这一个或多个刻蚀工艺例如可以是各向同性刻蚀工艺工艺，例如使用磷酸(H₃PO₄)的湿法刻蚀，或其他刻蚀工艺。在一些示例中，刻蚀工艺的残留物可以在刻蚀工艺之后留下。例如，假设暂置含氟层88是掺氟的钨，则残余的钨可以留在阻挡层86的表面上，它可以留在完成的栅极结构中并能够被检测到。

图7图示了第一功函数调节层100、第二功函数调节层102、阻挡/粘合层104和金属栅电极106的形成。第一功函数调节层100被共形地沉积在阻挡层86上。第一功函数调节层100可以包括(或者可以是)氮化钛(TiN)、氮化钛硅、氮化钛碳、氮化钛铝、氮化钽、氮化钽硅(TaSi_xN_y)、氮化钽碳、氮化钨、碳化钨、氮化钨碳、钴、铂等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。第一功函数调节层100可以具有在从约到约的范围内的厚度。第二功函数调节层102被共形地沉积在第一功函数调节层100上。第二功函数调节层102可以包括(或者可以是)碳化钛铝(TiAlC)、钛铝合金、碳化钽铝等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。第二功函数调节层102可以具有从约到约的范围内的厚度。其他示例可以具有功函数调节层的各种其他配置，以实现所要形成的器件的期望性能。例如，可以使用具有各种材料和/或厚度的任何不同数目的功函数层。在一些情形中，例如，p型FET和n型FET可以具有不同的(一个或多个)功函数调节层。

阻挡/粘合层104被共形地沉积在第二功函数调节层102上。阻挡/粘合层104可以包括(或者可以是)氮化钛、氮化钛硅、氮化钛碳、氮化钛铝、氮化钽、氮化钽硅、氮化钽碳、氮化钨、碳化钨、氮化钨碳等或其组合，并可以通过ALD、PECVD、MBD或其他沉积技术来沉积。阻挡/粘合层104可以具有在从约到约的范围内的厚度。金属栅电极106被沉积在阻挡/粘合层104上。金属栅电极106可以填充移除了暂置栅极叠层而留下的凹陷74。金属栅电极106可以是(或者可以包括)含金属材料，例如钨、钴、钌、铝、铜、其多层或其组合。金属栅电极106可以通过ALD、PECVD、MBD、PVD或其他沉积技术来沉积。

图8图示了移除第一ILD 72和栅极间隔件68的顶表面上方的金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82的多余部分。例如，平面化工艺(例如CMP)可以移除第一ILD 72和栅极间隔件68的顶表面上方的金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82的部分。

此外，金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82凹陷到比第一ILD 72和栅极间隔件68的顶表面低，栅极盖108被形成在该凹陷中。回蚀可以使金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82的顶表面凹陷到比第一ILD 72和栅极间隔件68的顶表面低的水平。回蚀例如可以是RIE、湿法刻蚀或其他刻蚀工艺工艺。

在金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82上方(例如，在金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82已被回蚀的地方)并在第一ILD 72和栅极间隔件68上方形成用于栅极盖108的层。用于栅极盖108的层可以包括(或者可以是)氮氧化硅、氮化硅、碳化硅、碳氮化硅等或其组合，并可以通过CVD、PVD、ALD或其他沉积技术来沉积。用于栅极盖108的层中比第一ILD 72和栅极间隔件68的顶表面更高的部分被移除。例如，平面化处理(例如CMP)可以移除用于栅极盖108的层中比第一ILD 72和栅极间隔件68的顶表面更高的这些部分，栅极盖108的顶表面可以被形成为与第一ILD 72和栅极间隔件68的顶表面共面。因此可以形成替代栅极结构，其包括金属栅电极106、阻挡/粘合层104、第二功函数调节层102、第一功函数调节层100、阻挡层86、盖层84和栅极电介质层82。

图9图示了第二ILD 110的形成。第二ILD 110被沉积在第一ILD 72、栅极间隔件68和栅极盖108上方。第二ILD 110可以包括刻蚀停止层(ESL)和主电介质层(例如低k电介质层)。例如，刻蚀停止层可以被沉积在第一ILD 72、栅极间隔件68和栅极盖108上方。然后，例如，主电介质层被沉积在刻蚀停止层上方。第二ILD 110的刻蚀停止层和主电介质层可以是(或者可以包括)与上文对于第一ILD 72的刻蚀停止层和主电介质层所描述的相同或者相似的材料，并且可以使用与之相同或者相似的技术来沉积。在被沉积之后，第二ILD 110可以被平面化，例如通过CMP。

图10图示了贯穿第二ILD 110和第一ILD 72来形成到达源极/漏极区域70的导电特征。贯穿第二ILD 110和第一ILD 72形成开口。每个开口暴露相应的源极/漏极区域70。可以使用例如适当的光刻和刻蚀工艺来形成开口。衬垫(liner)112被形成在开口中。衬垫112可以沿着这些开口的侧壁和源极/漏极区域70的顶表面而被共形地沉积。衬垫112可以是扩散阻挡层、粘合层等。衬垫112可以包括(或者可以是)钛、氮化钛、钽、氮化钽等，并可以通过ALD、PECVD、MBD、PVD或其他沉积技术来沉积。可以执行退火处理以促进衬垫112与源极/漏极区域70的至少相应部分之间的反应，这些部分在相应的源极/漏极区域70处形成硅化物区域114。在这些开口中，在衬垫112上形成导电材料116。导电材料116可以是(或可以包括)金属，例如钴、钨、铜、铝、金、银，其合金等，或其组合，并可以通过CVD、ALD、PVD或其他沉积技术来沉积。可以执行平面化处理(例如CMP)以从第二ILD 110的顶表面移除多余的导电材料116和衬垫112。留下的衬垫112、硅化物区域114和导电材料116形成到达相应源极/漏极区域70的导电特征。

在形成替代栅极结构(例如在图8中)和随后的处理之后，栅极电介质层82包括氟并被氟化。氟使栅极电介质层82钝化。在其他示例中，栅极电介质层82被另一钝化物质钝化。栅极电介质层82中的氟含量可以大于栅极电介质层82的百分之0.5，例如在从约百分之0.5到约百分之9的范围内。氟的含量可以有梯度。例如，栅极电介质层82向内朝向替换栅极结构的部分(这些部分例如远离相对于布置有栅极电介质层82的垂直部分的各个栅极间隔件68，并远离相对于布置有栅极电介质层82的水平部分的半导体衬底60)可以在栅极电介质层82中具有最大的含量，并且氟的含量随着栅极电介质层82远离具有最大含量的这些部分(例如，在替代栅极结构向外的方向上远离)而减小。氟含量的这种梯度可以由上文结合图5所描述的(一个或多个)热处理造成的扩散所引起。

栅极电介质层82中的氟的含量和梯度可以由以下项来控制：用于沉积暂置含氟层88的前驱体(因此，暂置含氟层88中的氟含量)；暂置含氟层88、盖层84和/或阻挡层86的(一个或多个)厚度；盖层84和阻挡层86的扩散系数；暂置含氟层88被包含在该结构中的持续时间；和/或用于驱动氟进入栅极电介质层82的热处理条件。使用各种前驱体来沉积暂置含氟层88可以增大或减小可用于扩散到栅极电介质层82中的氟的含量，因此，可以增大或减小扩散到栅极电介质层82中的氟的量。类似地，改变暂置含氟层88的厚度可以增大或减小可用于扩散到栅极电介质层82中的氟的含量，因此可以增大或减小扩散到栅极电介质层82中的氟的量。例如，假设用掺氟的钨材料作为暂置含氟层88，发明人发现对于用ALD使用多达七个循环而沉积的暂置含氟层，扩散到栅极电介质层82中的氟的量显著增加，而在七个循环之后扩散的氟的量大体上处于平台期。增大或减小盖层84和阻挡层86中的一者或两者的厚度可以增大或减小氟扩散通过盖层84和阻挡层86的能力，并因此可以增大或减小扩散到栅极电介质层82中的氟的量。

此外，热处理条件(例如温度、持续时间和工艺或工具类型)可以影响氟到栅极电介质层中的扩散。例如，较高温度的工艺和/或较长的持续时间可以增大扩散到栅极电介质层82中的氟的量。图11图示了根据一些实施例的在不同的工艺阶段之后的氟的示例性分布曲线。所示的这些分布曲线横跨阻挡层86、盖层84、栅极电介质层82和界面电介质80。第一分布曲线200是在300℃的温度以97秒的持续时间沉积暂置含氟层88之后，例如参照图5所述。第二分布曲线202是在450℃的温度以175秒的持续时间沉积暂置盖层90之后，例如参照图5所述。第三分布曲线204是在575℃的温度以15秒的持续时间进行RTA之后，例如参照图5所述。这些分布曲线200、202和204进一步图示了如前所述在栅极电介质层82中可能发生的各个梯度。

此外，金属栅电极106、阻挡/粘合层104、第二功函数调节层102和第一功函数调节层100可以基本上不含氟。例如，金属栅电极106、阻挡/粘合层104、第二功函数调节层102和第一功函数调节层100在一些情形中可以不含有可追踪量的氟，和/或可以具有无实质意义的量的氟，例如由于与任何处理无关的氟自然扩散或产生而导致的(例如在不进行有意在那些层中形成氟的处理的情况下可能发生的)。例如，金属栅电极106、阻挡/粘合层104、第二功函数调节层102和第一功函数调节层100可能是使用包含氟的前驱体形成的，或者另一处理可能使用了氟(例如刻蚀工艺)，导致无实质意义的残余氟留在这些层中。图12图示了氟的示例性分布曲线350，以图示可能在阻挡/粘合层104、第二功函数调节层102和第一功函数调节层100中出现的无实质意义的量的氟的示例。图12还图示了残留钨的示例分布曲线352，残留钨是在如前所述作为暂置含氟层88而实现的掺氟钨层被移除之后剩余的。

一些实施例可以实现若干优点。在栅极电介质层中不存在氟或其他钝化物质的情况下，栅极电介质层中和/或半导体衬底中的沟道表面处可以发生氧空位和/或悬空键。如上所述对栅极电介质层进行氟化可以通过填充这些氧空位并附着到悬空键来钝化栅极电介质层。通过对栅极电介质层进行氟化，可以减少电荷俘获和界面电荷散射。如上所述，通过将氟从暂置含氟层扩散到栅极电介质层中，可以以更加共形和覆盖更好的方式用氟对栅极电介质层进行掺杂，这对于更小的技术节点(例如7nm和更小)尤其有利，并且在三维(3D)技术(例如FinFET)中尤其有利。改善的氟化共形性可以允许减少时间依赖性电介质击穿(TDDB)劣化并允许更高的可靠性。此外，在一些实施例中，栅极电介质层的氟化不需要等离子体也不需要注入，这可以防止晶格损伤和性能劣化。更进一步，由于可以在对栅极电介质层进行氟化之后形成一些功函数调节层，所以可以更容易地调节晶体管的功函数，因为这些层中没有显著量的氟来显著影响这些层，因此可以提高晶体管的性能，例如改善阈值电压。

一个实施例是一种方法。栅极电介质层被形成在衬底上的有源区域上方。暂置含氟层被形成在栅极电介质层上方。执行热处理以驱动氟从暂置含氟层进入栅极电介质层。暂置含氟层被移除。金属栅电极被形成在栅极电介质层上方。在金属栅电极被形成之前，栅极电介质层包括氟。

在一些示例中，形成栅极电介质层包括沿栅极间隔件的侧壁共形地形成栅极电介质层。

在一些示例中，有源区域是衬底上的鳍；并且形成栅极电介质层包括沿鳍的侧壁和在鳍的顶表面上方共形地形成栅极电介质层。

在一些示例中，该方法还包括：在栅极电介质层上方形成盖层；以及在盖层上方形成阻挡层，暂置含氟层形成于阻挡层上方。

在一些示例中，栅极电介质层是高介电常数材料。

在一些示例中，在金属栅电极被形成之后，暂置含氟层的残余物留在栅极电介质层与金属栅电极之间。

在一些示例中，形成暂置含氟层包括使用原子层沉积(ALD)工艺。

在一些示例中，热处理是快速热退火(RTA)。

在一些示例中，该方法还包括：在暂置含氟层被移除之后，在栅极电介质层上方形成功函数调节层；以及在功函数调节层上方形成阻挡/粘合层，金属栅电极被形成在阻挡/粘合层上方。

另一实施例是一种方法。栅极电介质层被共形地形成在栅极间隔件之间，这些栅极间隔件在衬底上的鳍上方。栅极电介质层被沿着鳍的侧壁和顶表面以及沿着栅极间隔件的各个侧壁共形地形成。暂置层被共形地形成在栅极电介质层上方。暂置层包括钝化物质。钝化物质被驱动从暂置层进入栅极电介质层。暂置层被移除。在暂置层被移除之后，金属栅电极被形成在栅极电介质层上方。

在一些示例中，该方法还包括：在栅极电介质层上方形成盖层；以及在盖层上方形成阻挡层，暂置层被形成在阻挡层上方。

在一些示例中，共形地形成暂置层包括使用原子层沉积(ALD)工艺。

在一些示例中，驱动钝化物质从暂置层进入栅极电介质层包括使用热处理。

在一些示例中，钝化物质是氟。

在一些示例中，该方法还包括：在暂置层被移除之后，在栅极电介质层上方形成功函数调节层；以及在功函数调节层上方形成阻挡/粘合层，金属栅电极被形成在阻挡/粘合层上方。

另一实施例是一种结构。该结构包括衬底上的鳍上方的栅极结构。栅极结构包括栅极电介质层、功函数调节层和金属栅电极。栅极电介质层沿着鳍的侧壁并在鳍的顶表面之上。栅极电介质层包括氟。功函数调节层在栅极电介质层上方。金属栅电极在功函数调节层上方。功函数调节层和金属栅电极中的至少一者基本上不含氟。

在一些示例中，栅极电介质层具有氟的梯度含量，梯度含量沿着从鳍的区域远端向鳍的方向减少。

在一些示例中，功函数调节层和金属栅电极中的至少一者基本上不含氟。

在一些示例中，该结构还在栅极电介质层与功函数调节层之间包括金属残余物。

在一些示例中，栅极结构被布置在第一栅极间隔件与第二栅极间隔件之间，第一栅极间隔件和第二栅极间隔件在鳍的上方，栅极电介质层还沿着第一栅极间隔件和第二栅极间隔件各自的侧壁，栅极结构还包括：栅极电介质层上方的盖层；盖层上方的阻挡层，功函数调节层在阻挡层上方；以及盖层上方的阻挡/粘合层，金属栅电极在所述阻挡/粘合层上方。

上文概述了一些实施例的特征，以使本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当明白，他们可以容易地使用本公开作为基础来设计或更改其他工艺和结构，以实施与本文所介绍的实施例相同的目的和/或实现相同的优点。本领域技术人员还应当意识到，这些等同构造并不脱离本公开的精神和范围，他们可能在不脱离本公开的精神和范围的情况下进行各种修改、替代和变更。