具体实施方式

请参照图1至图5，图1至图5为本发明较佳实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，且基底12上较佳定义有一第一区域14以及一第二区域16，其中第一区域14较佳用来制备例如金属氧化物半导体晶体管等主动元件，第二区域16则用来制作贯穿整个基底12并经由基底背面连接另一基底或半导体晶片的背面(backside)接触插塞。

在本实施例中，基底12较佳为一硅覆绝缘(silicon-on-insulator,SOI)基底，其主要包含一第一半导体层18、一绝缘层20设于第一半导体层18上以及一第二半导体层22设于绝缘层20上。更具体而言，第一半导体层18与第二半导体层22可包含相同或不同材料且可分别选自由硅、锗以及锗化硅所构成的群组，设置于第一半导体层18与第二半导体层22之间的绝缘层20较佳包含二氧化硅(SiO₂)，但不局限于此。需注意的是，本实施例虽较佳选用硅覆绝缘基底作为半导体元件的基底，但依据本发明的其他实施例，基底12又可选用例如是硅基底、外延硅基底、碳化硅基底等的半导体基底，这些材料选择也均属本发明所涵盖的范围。

然后可去除部分第二半导体层22以形成一浅沟隔离(shallow trenchisolation,STI)24环绕第二半导体层22，其中被浅沟隔离24所环绕的第二半导体层22较佳用来设置一主动元件。

接着形成一主动元件26于基底12上。在本实施例中，所制备的主动元件26较佳为一金属氧化物半导体晶体管，其主要包含一栅极结构28、一间隙壁30与间隙壁32设于栅极结构28侧壁、一轻掺杂漏极34设于间隙壁28两侧的第二半导体层22内以及一源极/漏极区域36设于间隙壁32两侧的第二半导体层22内、一选择性外延层(图未示)设于间隙壁32两侧的第二半导体层22内以及一选择性硅化金属层38设于源极/漏极区域36表面与栅极结构28顶部。

在本实施例中，栅极结构28又细部包含一栅极介电层40以及一栅极材料层42或栅极电极设于栅极介电层40上，其中栅极介电层22可包含二氧化硅、氮化硅或高介电常数(high dielectric constant,high-k)材料而栅极材料层24可包含金属材料、多晶硅或金属硅化物(silicide)等导电材料。

间隙壁30与间隙壁32各自为单一间隙壁，其可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，但不局限于此。除此之外，依据本发明一实施例，各间隙壁30、32又可依据制作工艺需求为一复合式间隙壁，例如又可细部包含一第一子间隙壁(图未示)与第二子间隙壁(图未示)，第一子间隙壁与第二子间隙壁的其中一者的剖面可呈现L型或I型，第一子间隙壁与第二子间隙壁可包含相同或不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的群组，这些实施例均属本发明所涵盖的范围。

然后形成一由氮化硅所构成的接触洞刻蚀停止层(contact etch stop layer,CESL)44于基底12上覆盖栅极结构28以及一层间介电层46于接触洞刻蚀停止层44上。接着再依序形成一掩模层48以及一图案化光致抗蚀剂50于层间介电层46上，其中掩模层48较佳包含一非晶碳膜(amorphous carbon film,APF)52以及一介电抗反射层(dielectricantireflective coating,DARC)54设于非晶碳膜52上，图案化光致抗蚀剂50则具有一开口56暴露部分第二区域16的介电抗反射层54表面。

如图2所示，接着利用图案化光致抗蚀剂50为掩模进行一刻蚀制作工艺，去除位于第二区域16的部分介电抗反射层54、部分非晶碳膜52、部分层间介电层46、部分接触洞刻蚀停止层44、部分浅沟隔离24以及部分绝缘层20以形成第一接触洞58，且所形成的第一接触洞58较佳暴露出第一半导体层18表面。在本实施例中，用来形成第一接触洞58所使用的刻蚀气体成分可选自由八氟环丁烷(octafluorocyclobutane,C₄F₈)、氩气(Ar)以及氧气所构成的群组，但不局限于此。

随后如图3所示，先利用氧气剥除图案化光致抗蚀剂50，并在图案化光致抗蚀剂50去除的时候同时去除掩模层48的部分侧壁，特别是位于第二区域16紧邻第一接触洞58的部分介电抗反射层54与部分非晶碳膜52，由此扩大位于介电抗反射层54与非晶碳膜52中的第一接触洞58。换句话说，此时位于第二区域16的第一接触洞58较佳具有两种宽度，其中位于介电抗反射层54与非晶碳膜52中的第一接触洞58宽度较佳大于位于层间介电层46、接触洞刻蚀停止层44、浅沟隔离24以及绝缘层20内的第一接触洞58宽度。

接着再形成一图案化掩模60于掩模层48上并填入第一接触洞58，其中填入第一接触洞58内的图案化掩模60较佳填满位于层间介电层46、接触洞刻蚀停止层44、浅沟隔离24以及绝缘层20内且具有较小宽度的第一接触洞58但不填满位于介电抗反射层54与非晶碳膜52中具有较大宽度的第一接触洞58。在本实施例中，所形成的图案化掩模60较佳为一图案化光致抗蚀剂，但不局限于此。

然后如图4所示，先利用图案化掩模60为掩模进行一第一刻蚀制作工艺去除部分掩模层48，特别是位于第一区域14的部分介电抗反射层54与部分非晶碳膜52并暴露出部分层间介电层46表面。换句话说，第一刻蚀制作工艺较佳将图案化掩模60的图案转移至掩模层48上，以于掩模层48中形成多个第二接触洞62。值得注意的是，本实施例在去除部分介电抗反射层54与部分非晶碳膜52的过程中大部分的图案化掩模60会在刻蚀气体的侵蚀下被去除甚至完全消耗殆尽并暴露出下面的材料层，包括第一区域14的介电抗反射层54与第二区域16的层间介电层46。因此在介电抗反射层54与非晶碳膜52中形成第二接触洞62之后绝大部分的图案化掩模60会被去除并暴露出第一区域14的掩模层48上表面与侧壁以及第二区域16的第一接触洞58。

接着如图5所示，利用介电抗反射层54为掩模进行一第二刻蚀制作工艺将位于介电抗反射层54与非晶碳膜52中的第二接触洞62图案转移至层间介电层46与接触洞刻蚀停止层44中，以于第一区域14的层间介电层46与接触洞刻蚀停止层44中形成第二接触洞64暴露出主动元件26的栅极结构28与源极/漏极区域36。需注意的是，由于第二区域16的层间介电层46上方在进行第二刻蚀制作工艺时已无任何图案化掩模60阻挡，因此于第一区域14形成第二接触洞64时较佳同时去除第二区域16的部分层间介电层46来扩大层间介电层46中的第一接触洞58并暴露出部分接触洞刻蚀停止层44上表面。随后可再以氧气等离子体处理拔除剩余的图案化掩模60、介电抗反射层54以及非晶碳膜52并完全暴露出层间介电层46上表面。

之后如图6所示，进行一接触插塞制作工艺，例如可先形成一导电层66于第一接触洞58及第二接触洞64内，其中导电层66可细部包含一阻隔层(图未示)与一金属层(图未示)。然后利用一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分金属层、部分阻隔层甚至部分层间介电层46，以于第二区域16的层间介电层46与基底12中形成第一接触插塞68以及于第一区域14的层间介电层46中形成第二接触插塞70电连接栅极结构28与源极/漏极区域36，其中第一接触插塞68具有一第一部分72设于绝缘层20与浅沟隔离24内以及一第二部分74设于层间介电层46内。在本实施例中，阻隔层较佳选自由钛、钽、氮化钛、氮化钽以及氮化钨所构成的群组，金属层较佳选自由铝、钛、钽、钨、铌、钼以及铜所构成的群组，但不局限于此。

之后可依据制作工艺需求进行后段制作工艺，例如可先进行一金属内连线制作工艺于层间介电层上形成多层金属间介电层与镶嵌其中的金属导线，之后完全去除基底12的第一半导体层18并暴露出绝缘层20底部与第一接触插塞68底部，然后再黏接另一片已制作完成的基底或半导体晶片至绝缘层20底部并通过第一接触插塞68来进行两片基底的连接。至此即完成本发明较佳实施例的一半导体元件的制作。

此外，依据本发明一实施例，又可对前述实施例中于第二区域16用来制作贯穿整个基底12的背面(backside)接触插塞制作工艺的部分略为调整并应用至硅穿导孔(through-silicon via,TSV)的制作。举例来说，本发明可于图2形成第一接触洞58时将第一接触洞58向下深入部分第一半导体层18内但不贯穿第一半导体层18，然后迨图3至图6的制作工艺将第一接触洞58填满导电层后再以平坦化方式仅去除部分第一半导体层18直到暴露出第一接触插塞68底部。以最终结构而言，部分第一接触插塞68底部的第一部分72佳镶嵌于第一半导体层18内而非如前述实施例般切齐绝缘层20底部，此实施例也属本发明所涵盖的范围。

请再参照图6，图6为本发明较佳实施例的一半导体元件的结构示意图。如图6所示，半导体元件主要包含一基底12、一第一区域14与第二区域16定义于基底12上、一主动元件26设于基底12上、一层间介电层46设于主动元件26上、一第一接触插塞68设于第二区域16的层间介电层46与基底12内以及一第二接触插塞70设于第一区域14的层间介电层46内并电连接主动元件26。

其中基底12较佳为一由硅覆绝缘基底并包含一第一半导体层18、一绝缘层20以及一第二半导体层22，主动元件26则包含一栅极结构28设于第二半导体层22上以及一源极/漏极区域36设于栅极结构28两侧的第二半导体层22内。

从细部来看，第一接触插塞68包含一第一部分72设于绝缘层20与第二半导体层22或浅沟隔离24内以及一第二部分74设于层间介电层46内，其中第二部分74的宽度较佳大于第一部分72的宽度、第一部分72的宽度较佳大于第二接触插塞70的宽度、第二部分74的宽度大于第二接触插塞70的宽度以及第二部分74的上表面切齐第二接触插塞70与层间介电层46上表面。

另外基底12上有设有接触洞刻蚀停止层44设于栅极结构28与基底12上，其中接触洞刻蚀停止层44的侧壁直接接触第一接触插塞68的第一部分72且接触洞刻蚀停止层44侧壁较佳切齐浅沟隔离24、绝缘层20以及第一半导体层18侧壁。依据本发明的一实施例，由浅沟隔离24或第二半导体层22上表面至层间介电层46上表面的距离约为2000埃至3000埃，而由绝缘层20上表面至层间介电层46上表面的距离约为5000埃。

请继续参照图7，图7为本发明一实施例的一半导体元件的结构示意图。如图7所示，相较于前述实施例是于整片接触洞刻蚀停止层44上覆盖层间介电层46，本发明于图1形成接触洞刻蚀停止层44之后可搭配金属硅化物制作工艺预先去除位于第二区域16的部分接触洞刻蚀停止层44，如此于图2去除部分掩模层48、部分层间介电层46、部分浅沟隔离24以及部分绝缘层20形成第一接触洞58时便不会去除到任何接触洞刻蚀停止层44，或是接触洞刻蚀停止层44侧壁便会完全覆盖于层间介电层46内而不会如图2般暴露于第一接触洞58。之后可比照图3至图6的制作工艺完成第一接触插塞68与第二接触插塞70的制作。由于接触洞刻蚀停止层44在形成层间介电层46之前便已断开或不设在第二区域16，后续所形成的第一接触插塞68，包括第一接触插塞68的第一部分72与第二部分74便不会直接接触到接触洞刻蚀停止层44，此实施例也属本发明所涵盖的范围。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。