具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种薄膜晶体管的制作方法，包括：

步骤1：形成栅极、有源层、源极和漏极的图形；

其中，所述有源层包括：源极接触区域、漏极接触区域和位于所述源极接触区域和所述漏极接触区域之间的沟道区域，所述源极接触区域和漏极接触区域包括：层叠设置的非晶硅层和非晶硅掺杂层，所述非晶硅层和非晶硅掺杂层通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层，未被离子注入的下层膜层形成所述非晶硅层；所述沟道区域包括非晶硅层，所述沟道区域的非晶硅层与所述源极接触区域和漏极接触区域的非晶硅层相连。

本发明实施例中，通过离子注入方式，在有源层的源极接触区域和漏极接触区域形成非晶硅掺杂层，作为欧姆接触层，使得源漏电极和有源层之间形成良好的欧姆接触，改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。

在本发明实施例中，可选的，还可以采用其他优化方案中的至少一项，来提高形成的薄膜晶体管的性能：

优化方案一：

上述各实施例中，通过直接对非晶硅薄膜进行离子注入的方式，经过验证，结果并不是十分理想，其中一个原因在于：如图1所示，离子注入的非晶硅薄膜中离子浓度呈正态分布，导致非晶硅薄膜表面的低密度区域电阻偏大，使得源漏电极与有源层之间的接触电阻偏大，薄膜晶体管的开态电流值(Ion)只有1E-7量级，小于量产水平(1E-6量级)，Vth值-4.3V(量产水平2.5V左右)，MOB(电子迁移率)值0.03(量产水平0.5～1.0)，从而造成显示驱动问题。

为解决上述问题，本发明实施例中，可选的，形成有源层的图形还包括：去除所述非晶硅掺杂层的第一预设厚度的上层膜层。即去除离子浓度是低密度区域的上层膜层，从而改善源漏极与有源层的接触电阻。可选的，可以采用刻蚀方式去除所述非晶硅掺杂层的第一预设厚度的上层膜层。可选的，所述第一预设厚度为15-35纳米。进一步优选的，所述第一预设厚度为25纳米。在本发明的一些实施例中，通过去除所述非晶硅掺杂层的第一预设厚度的上层膜层，可以将薄膜晶体管的开态电流值(Ion)值从4.33E-7提升到9.20E-7，MOB值从0.03提升到0.15，Vth值从-4.31提升到-1.61(正偏2.70)。

优化方案二：

上述各实施例中，可选的，为进一步提升薄膜晶体管性能，在所述离子注入工艺中，等离子浓度为大于1E15，进一步可选的，等离子浓度为2E15。本发明实施例中，通过增加离子注入工艺中的等离子浓度，可以降低源漏极与有源层的接触电阻。在本发明的一个实施例中，通过将现有的等离子注入时电压为20千伏(KV)、等离子浓度为1E15，提高到电压为20千伏(KV)、等离子浓度为2E15，使得制备的非晶硅薄膜晶体管的开态电流(Ion)值从4.33E-7提高到1.89E-6，电子迁移率(MOB)值从0.03提升到0.29，阈值电压(Vth)值熊-4.31提高到0.23(正偏4.54)。

优化方案三：

可选的，还可以进一步通过减薄有源层的厚度，来降低薄膜晶体管的有效沟道长度，提高薄膜晶体管的性能，可选的，可以将有源层的厚度设置为170-190纳米，进一步可选的，可以设置为180纳米。在一些实施例中，将有源层的厚度从230纳米降低到180纳米，薄膜晶体管的Vth值可以从-4.31提升到-1.64(正偏2.64)。

优化方案四：

本发明实施例中，沟道区域的非晶硅层的上表面可能会被离子注入工艺影响，离子可能扩散到沟道区域的非晶硅层的上表面，为进一步提升薄膜晶体管性能，可选的，形成有源层的图形还包括：去除所述沟道区域的非晶硅层的第二预设厚度的上层膜层。可选的，所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度小于110nm，进一步可选的，所述沟道区域的非晶硅层去除所述第二预设厚度之后的厚度为60nm。在本发明的一些实施例中，将沟道区域的非晶硅层的厚度从110纳米降低到60nm，Vth值可以从1.32提升到2.64(正偏1.32)。

通过上述方案，可以有效提高形成的薄膜晶体管的开态电流值(Ion)和电子迁移率(MOB)，优化了薄膜晶体管的阈值电压(Vth)。

在本发明的一些实施例中，可选的，形成有源层的图形包括：

步骤A1：形成非晶硅薄膜；

步骤A2：在所述非晶硅薄膜的第一区域形成光刻胶图形，所述第一区域用于形成所述沟道区域；

步骤A3：采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜的除所述第一区域之外的其他区域形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；

步骤A4：对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形。

下面基于具体实施例对本发明的薄膜晶体管的制作方法进行说明。

实施例一

请参考图2，为本发明实施例一的薄膜晶体管的制作方法示意图，该方法包括：

步骤21：在衬底基板101上形成栅极(Gate)102；

采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。

步骤22：形成栅极绝缘层(GI)103；

栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。

步骤23：形成有源层(ACT)的图形；

可选的，通过以下方式形成有源层104的图形：

采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；

采用离子注入(Doping)工艺，对a-Si:H薄膜进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；离子注入时，先在a-Si:H薄膜形成光刻胶(PR)图形20，光刻胶图形20用于遮挡a-Si:H薄膜的第一区域，第一区域用于形成沟道区域。

离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻；

然后通过有源层Photo、Etch、Strip等工艺后完成有源层的图形化制作。

步骤24：形成源漏电极105(SD)。

源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。

步骤25：对有源层104的沟道区域的上层预设厚度进行刻蚀，刻蚀深度可以为60nm，目的是优化薄膜晶体管特性。

在本发明的一些实施例中，可选的，形成有源层的图形包括：

步骤B1：形成非晶硅薄膜；

步骤B2：对所述非晶硅薄膜进行构图，形成有源层的图形；

步骤B3：在所述有源层的沟道区域形成光刻胶图形；

步骤B4：采用离子注入工艺对所述有源层的未被所述光刻胶图形覆盖的源极接触区域和漏极接触区域进行离子注入，使得所述源极接触区域和漏极接触区域的非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构。

下面基于具体实施例对本发明的薄膜晶体管的制作方法进行说明。

实施例二

请参考图3，为本发明实施例二的薄膜晶体管的制作方法示意图，该方法包括：

步骤31：在衬底基板101上形成栅极(Gate)102；

采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。

步骤32：形成栅极绝缘层(GI)103；

栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。

步骤33：形成有源层(ACT)的图形；

可选的，通过以下方式形成有源层104的图形：

采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；

通过有源层Photo、Etch、Strip等工艺后完成有源层104的图形化制作。

采用离子注入(Doping)工艺，对有源层104进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；

离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻。

步骤34：形成源漏电极105(SD)的图形。

源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。

步骤35：对有源层104的沟道区域的上层预设厚度进行刻蚀。

实施例二与上述实施例一的区别在于：Doping(离子注入)工艺选择在有源层104的图形化工艺后进行。

在本发明的一些实施例中，可选的，形成有源层的图形包括：

步骤C1：形成非晶硅薄膜；

步骤C2：采用离子注入工艺对所述非晶硅薄膜进行离子注入，使得所述非晶硅薄膜形成上层膜层为非晶硅掺杂层、下层膜层为非晶硅层的结构；

步骤C3：对离子注入后的所述非晶硅薄膜进行构图，形成有源层的图形；

步骤C4：去除所述有源层的沟道区域的非晶硅掺杂层。

可选的，去除所述有源层的沟道区域的非晶硅掺杂层包括：在形成源极和漏极之后，以所述源极和漏极为掩膜，去除所述有源层的沟道区域的非晶硅掺杂层。

本发明的上述实施例中，可选的，非晶硅薄膜的掺杂厚度为10～50nm，即非晶硅掺杂层的厚度为10～50nm。

实施例三

请参考图4，为本发明实施例二的薄膜晶体管的制作方法示意图，该方法包括：

步骤41：在衬底基板101上形成栅极(Gate)102；

采用sputter(溅射)方式沉积栅极层材料，然后通过Gate Photo(曝光)、Etch(刻蚀)、Strip(剥离)等工艺后完成栅极图形化制作；栅极层材料可以选择金属Mo(钼)或者Mo合金。

步骤42：形成栅极绝缘层(GI)103；

栅极绝缘层的材料可以选择SiNx，采用CVD(化学气相沉积)方式沉积。

步骤43：形成有源层(ACT)的图形；

可选的，通过以下方式形成有源层104的图形：

采用CVD方式沉积a-Si:H(含氢非晶硅)薄膜，a-Si:H薄膜厚度可以为2050A；

采用离子注入(Doping)工艺，对a-Si:H薄膜进行离子注入，形成上层为非晶硅掺杂层(N+a-Si)和下层为非晶硅层(a-Si)的结构，离子注入的气体可以选择PH3(磷化氢)，离子注入的电压和离子浓度可以分别选择：20KV和2E15；

离子注入后增加一步刻蚀(Etch)，将a-Si:H薄膜表面的低浓度掺杂层去除，刻蚀厚度可以为25nm，目的是增加源漏电极与有源层之间的接触电阻；

然后通过有源层Photo、Etch、Strip等工艺后完成有源层104的图形化制作。

步骤44：形成源漏电极105(SD)的图形。

源漏电极层可以选择Mo/Al/Mo、Ti/Al/Ti或Mo金属，采用sputter方式沉积，然后通过源漏电极Photo、Etch、Strip等工艺后完成源漏电极的图形化制作。

步骤45：对有源层104的沟道区域的上层预设厚度进行刻蚀。

实施例三与上述实施例一的区别在于：对非晶硅薄膜进行离子注入之前没有制作用于遮挡沟道区域的光刻胶图形，减少一道Mask和Strip工艺。

请参考图5，本发明实施例还提供一种薄膜晶体管，包括：

衬底基板101，以及设置于所述衬底基板101上的栅极102、栅极绝缘层103、有源层104、源极1051和漏极1052的图形；

其中，所述有源层104包括：源极接触区域A1、漏极接触区域A2和位于所述源极接触区域A1和所述漏极接触区域A2之间的沟道区域A3，所述源极接触区域A1和漏极接触区域A2包括：层叠设置的非晶硅层1014和非晶硅掺杂层1042，所述非晶硅层1041和非晶硅掺杂层1042通过对一非晶硅薄膜的表面进行离子注入得到，其中，所述非晶硅薄膜的被离子注入的上层膜层形成所述非晶硅掺杂层1042，未被离子注入的下层膜层形成所述非晶硅层1041；所述沟道区域A3包括非晶硅层1042，所述沟道区域A3的非晶硅层1041与所述源极接触区域A1和漏极接触区域A2的非晶硅层1041相连。

在本发明实施例中，通过离子注入方式，在有源层的源极接触区域和漏极接触区域形成非晶硅掺杂层，作为欧姆接触层，使得源漏电极和有源层之间形成良好的欧姆接触，改善源漏电极和有源层之间的接触电阻，有利于非晶硅薄膜晶体管的性能的提高。

可选的，所述沟道区域A3的非晶硅层1041的厚度小于所述源极接触区域A1和漏极接触区域A2的非晶硅层1041的厚度。

可选的，所述沟道区域A3的非晶硅层1041的厚度小于110nm。

本发明实施例还提供一种显示器件，包括上述任一实施例中的薄膜晶体管。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。