具体实施方式

本发明的一个目的在于提供一种存储器系统及其存储器访问接口装置。

请参照图1。图1显示本发明的一实施例中，一种存储器系统100的方块图。存储器系统100包括存储器访问控制器110、存储器访问接口装置120以及存储设备130。

存储器系统100可通过例如，但不限于系统总线(未示出)而电耦接于其他模组。举例而言，存储器系统100可通过系统总线电耦接于处理器(未示出)，以使处理器访问存储器系统100。

在一个实施例中，存储器访问接口装置120可为例如，但不限于一实体层电路。

优选地，存储设备130为自较低速的单倍数据速率模式到如NVDDR1、NVDDR2或NVDDR3等较高速的双倍数据速率模式均可支持的NAND快闪存储器。

外部访问信号，例如来自处理器的访问信号，可由存储器访问控制器110先接收，再传送至存储器访问接口装置120。进一步地，访问信号可由存储器访问接口装置120传送至存储设备130，或是在存储器访问接口装置120被用来作为参考信号，来访问存储设备130。

更详细地说，在一个实施例中，存储器访问控制器110可接收并传送访问信号，其中访问信号可包括例如，但不限于外部读取使能信号EREN、内部读取使能信号IREN以及数据选通使能信号(data strobe enable signal)DSEN。

根据上述的信号，存储器访问接口装置120可驱动(activate)存储设备130，自被驱动的存储设备130接收数据信号DQ并对数据信号DQ进行取样，以产生读取数据信号RDQ，并传送至存储器访问控制器110。

因此，存储设备130所储存的内部数据，可根据上述信号的正确时序而被访问。

存储器访问接口装置120实际上包括接收器RX以及传送器TX。以下的段落将对接收器RX的结构与操作进行更详细的说明。

请同时参照图2。图2显示本发明一实施例中，图1的存储器访问接口装置120更详细的方块图。须注意的是，在图2中，仅示出存储器访问接口装置120的接收器RX，而未示出传送器TX。

存储器访问接口装置120包括时钟产生电路200、多个访问信号传输电路210～230、数据读取电路240以及多工器250。

时钟产生电路200配置为产生命令参考时钟信号CMDCLK。

在一个实施例中，存储器访问接口装置120还包括第一时钟分频电路260A以及第二时钟分频电路260B。第一时钟分频电路260A配置为对命令参考时钟信号CMDCLK的频率进行分频，以产生第一分频时钟信号CMDCD1。第二时钟分频电路260B配置为对第一分频时钟信号CMDCD1的频率进行分频，以产生第二分频时钟信号CMDCD2。

各访问信号传输电路210～230根据第二分频时钟信号CMDCD2，对访问信号其中之一进行相位(phase)的调整，并根据第一分频时钟信号CMDCD1对访问信号其中之一进行工作周期(duty cycle)的调整。

访问信号传输电路210～230包括外部读取使能信号传送电路210、内部读取使能信号传送电路220以及数据选通使能信号传送电路230。

以外部读取使能信号传送电路210为例，外部读取使能信号传送电路210包括相位调整电路212以及工作周期调整电路214。

相位调整电路212配置为自存储器访问控制器110接收外部读取使能信号EREN，以根据第二分频时钟信号CMDCD2调整外部读取使能信号EREN的相位，产生相位调整访问信号ERP。

在一个实施例中，相位调整电路212可包括至少一触发器(flip-flop)，以根据第二分频时钟信号CMDCD2的相位对外部读取使能信号EREN进行取样以达到相位调整的机制。

在一个实施例中，当第二分频时钟信号CMDCD2的上升沿(rising edge)位于外部读取使能信号EREN的波形的建立与保持时间(set-up and hold time)内时，由于建立与保持时间是外部读取使能信号EREN的波形由低态转换至高态的转换时间，而容易发生违反时序(timing violation)的问题。

因此，在一个实施例中，相位调整电路212可根据第二分频时钟信号CMDCD2的上升沿以及下降沿(falling edge)的取样结果，来调整外部读取使能信号EREN的相位。在一个实施例中，当信号的转换并未被第二分频时钟信号CMDCD2的上升沿取样到，而是被第二分频时钟信号CMDCD2的下降沿取样到，相位调整电路212可根据例如，但不限于第二分频时钟信号CMDCD2的下降沿，对外部读取使能信号EREN的相位进行调整。

须注意的是，上述相位调整电路212的结构仅为一范例。在其他实施例中，相位调整电路212可具有不同的结构。

工作周期调整电路214配置为根据第一分频时钟信号CMDCD1调整相位调整访问信号ERP的工作周期，以产生并传送输出外部读取使能信号ERENO至存储设备130。存储设备130因此由输出外部读取使能信号ERENO所驱动，以传送数据信号DQ至存储器访问接口装置120。

为了支持可同时根据上升沿以及下降沿取样数据的双倍数据速率模式，工作周期调整电路214可根据具有较高速度的第一分频时钟信号CMDCD1运作。工作周期调整电路214可用以对相位调整访问信号ERP的工作周期进行微调，以成为50-50，即半周期。调整后的结果即可输出为输出外部读取使能信号ERENO。须注意的是，在实作中，工作周期可能由于元件的误差，而与完全精准的半周期间有着合理的误差。

另一方面，内部读取使能信号传送电路220接收内部读取使能信号IREN，并调整内部读取使能信号IREN的相位及工作周期，以输出内部读取使能信号IRENO。

更进一步地，数据选通使能信号传送电路230接收数据选通使能信号DSEN，并调整数据选通使能信号DSEN的相位及工作周期，以产生输出数据选通使能信号DSENO。

在一个实施例中，内部读取使能信号传送电路220以及数据选通使能信号传送电路230各包括与外部读取使能信号传送电路210相同的元件以及操作机制，因此不再赘述。

数据读取电路240配置为根据取样信号SS，对来自被驱动的存储设备130的数据信号DQ进行取样，以产生并传送读取数据信号RDQ至存储器访问控制器110。

多工器250配置为在不同的操作模式，例如单倍数据速率模式与双倍数据速率模式下，根据来自访问信号传输电路210～230以及被驱动的存储设备130的至少一个信号产生取样信号SS。

请同时参照图3A、图3B以及图3C。图3A至图3C显示本发明一实施例中，在单倍数据速率模式下与存储器访问接口装置120的运作相关的多个信号的波形图。

更详细地说，在图3A及图3B中，示出了外部读取使能信号EREN、内部读取使能信号IREN以及数据信号DQ的波形。在图3C中，示出了内部读取使能信号IREN、反相输出内部读取使能信号IRENV以及数据信号DQ的波形。

以下的段落将对存储器访问接口装置120在单倍数据速率模式下的操作进行更详细的说明。

在单倍数据速率模式下，外部读取使能信号传送电路210接收外部读取使能信号EREN，并产生输出外部读取使能信号ERENO以驱动存储设备130，其中输出外部读取使能信号ERENO是作为时钟信号，以提供选通(strobe)功能。存储设备130据以传送数据信号DQ至存储器访问接口装置120。

同时，内部读取使能信号传送电路220接收内部读取使能信号IREN，并产生输出内部读取使能信号IRENO。在一个实施例中，内部读取使能信号IREN以及外部读取使能信号EREN具有相同的操作频率。

在一个实施例中，在单倍数据速率模式下，存储设备130可操作于第一速度操作状态，其中第一速度操作状态对应于小于一预设值的操作频率。在一个数值范例中，第一速度操作状态可对应于10兆赫(MHz)的操作频率。

在这样的状况下，由于速度较慢，输出外部读取使能信号ERENO的传送、存储设备130的驱动以及数据信号DQ传送的时间总和可如图3A所示，在外部读取使能信号EREN的半周期内。

因此，如图3A所示，内部读取使能信号IREN以及来自存储器访问控制器110的外部读取使能信号EREN的相位，在单倍数据速率模式下的第一速度操作状态是同步的。内部读取使能信号传送电路220据以产生输出内部读取使能信号IRENO。

另一方面，在单倍数据速率模式下，存储设备130可操作于第二速度操作状态，其中第二速度操作状态对应于不小于一预设值的操作频率。在一个数值范例中，第二速度操作状态可对应于33兆赫(MHz)的操作频率。

在这样的状况下，由于速度较快，输出外部读取使能信号ERENO的传送、存储设备130的驱动以及数据信号DQ传送的时间总和可如图3B所示，超过外部读取使能信号EREN的半周期。

因此，如图3B所示，为了在高速操作状态下补偿信号传送时间，内部读取使能信号IREN的相位，在单倍数据速率模式的第二速度操作状态是相对外部读取使能信号EREN的相位落后半周期。内部读取使能信号传送电路220据以产生输出内部读取使能信号IRENO。

在一个实施例中，存储器访问接口装置120还包括反向器270。反向器270配置为接收输出内部读取使能信号IRENO，如图3C所示，输出反相输出内部读取使能信号IRENV。

接着，多工器250选择反相输出内部读取使能信号IRENV作为取样信号SS，以使数据读取电路240据以对数据信号DQ进行取样。

在一个实施例中，在单倍数据速率模式下，数据读取电路240可根据取样信号SS在每个取样周期的二波沿其中之一对数据信号DQ进行取样，以产生读取数据信号RDQ。在一个实施例中，用以对数据信号DQ进行取样的波沿为下降沿，例如图3C所示的下降沿。

在另一实施例中，在单倍数据速率模式下，数据读取电路240可根据取样信号SS在每个取样周期的二波沿，即上升沿与下降沿对数据信号DQ进行取样。进一步地，数据读取电路240舍弃根据取样信号SS的二波沿其中之一(例如上升沿)产生的取样结果以产生读取数据信号RDQ。

请参照图4。图4显示本发明一实施例中，在双倍数据速率模式下与存储器访问接口装置120的运作相关的多个信号的波形图。

更详细地说，在图4中，示出了数据选通使能信号DSEN、数据选通信号DQS以及使能数据选通信号DQSE的波形。

以下的段落将对存储器访问接口装置120在双倍数据速率模式下的操作进行更详细的说明。

在双倍数据速率模式下，外部读取使能信号传送电路210接收外部读取使能信号EREN以及产生输出外部读取使能信号ERENO以驱动存储设备130。存储设备130因而不仅传送数据信号DQ，还传送数据选通信号DQS至存储器访问接口装置120。

同时，数据选通使能信号传送电路230接收数据选通使能信号DSEN以及产生输出数据选通使能信号DSENO。

在一个实施例中，存储器访问接口装置120还包括使能电路280，配置为接收输出数据选通使能信号DSENO以及数据选通信号DQS。存储器访问接口装置120进一步由输出数据选通使能信号DSENO使能，以产生使能数据选通信号DQSE。

在一个实施例中，使能电路280是由及(AND)逻辑门实现。

如图4所示，数据选通信号DQS可包括三态(tri-state)区段TS1以及TS2。根据使用输出数据选通使能信号DSENO来对使能电路280进行使能，将可在使能数据选通信号DQSE产生分别对应于三态区段TS1以及TS2的干净前导(preamble)区段PR以及干净后导(postamble)区段PO。这样的设计将可以避免由于制程、电压以及温度的变化所造成的不稳定信号飘移。

接着，多工器250在双倍数据速率模式下，选择使能数据选通信号DQSE作为取样信号SS，以使数据读取电路240据以对数据信号DQ进行取样。由于操作于双倍数据速率模式下，数据读取电路240使用数据选通信号DQSE的两个波沿对数据信号DQ进行取样。

需注意的是，在上述的结构中，在单倍数据速率模式下，使用反向器270所产生反相输出内部读取使能信号IRENV的波沿相对数据信号DQ的关系，与双倍数据速率模式下，数据选通信号DQS的波沿相对数据信号DQ的关系相同。因此，数据读取电路240可在单倍数据速率模式以及双倍数据速率模式下使用相同的电路结构进行数据取样。

在一个实施例中，数据读取电路240可包括根据例如，但不限于第二分频时钟信号CMDCD2运作的读取数据接收电路242、读取数据先进先出电路244以及读取校正电路246。

读取数据接收电路242配置为根据取样信号SS对数据信号DQ进行取样。读取数据先进先出电路244配置为对读取数据接收电路242所取样的数据进行时钟域(clockdomain)的转换，以产生读取数据信号RDQ。

在一个实施例中，时钟域的转换是用以转换读取数据接收电路242以及存储器访问控制器110间的数据的时钟域。

读取校正电路246配置为根据预设的校正演算法，对读取数据先进先出电路244储存的数据进行运算，并产生回授校正信号(未标示)至读取数据接收电路242。

需注意的是，上述的实施方式仅为一范例。在其他实施例中，本领域具有普通知识的技术人员当可在不违背本发明的精神下进行更改。

综合上述，本发明中的存储器系统及其存储器访问接口装置可不论在单倍数据速率模式或双倍数据速率模式下提供参考信号，以调整访问信号的时序，以低成本的方式实现时序精准且可调整的存储设备访问。

虽然本案的实施例如上所述，然而该些实施例并非用来限定本案，本技术领域具有普通知识的技术人员可依据本案的明示或隐含的内容对本案的技术特征施以变化，凡此种种变化均属于本案所寻求的专利保护范畴，换言之，本案的专利保护范围须根据本发明的权利要求书所界定为准。

附图标记说明：

100：存储器系统

110：存储器访问控制器

120：存储器访问接口装置

130：存储设备

200：时钟产生电路

210～230：访问信号传输电路

212：相位调整电路

214：工作周期调整电路

240：数据读取电路

242：读取数据接收电路

244：读取数据先进先出电路

246：读取校正电路

250：多工器

260A：第一时钟分频电路

260B：第二时钟分频电路

270：反向器

280：使能电路

CMDCD1：第一分频时钟信号

CMDCD2：第二分频时钟信号

CMDCLK：命令参考时钟信号

DSEN：数据选通使能信号

DSENO：输出数据选通使能信号

DQ：数据信号

DQS：数据选通信号

DQSE：使能数据选通信号

EREN：外部读取使能信号

ERENO：输出外部读取使能信号

ERP：相位调整访问信号

IREN：内部读取使能信号

IRENO：输出内部读取使能信号

IRENV：反相输出内部读取使能信号

PO：后导区段

PR：前导区段

RDQ：读取数据信号

RX：接收器

SS：取样信号

TS1～TS2：三态区段

TX：传送器