半导体装置

文档序号:1877975 发布日期:2021-11-23 浏览:1次 >En<

阅读说明:本技术 半导体装置 (Semiconductor device with a plurality of semiconductor chips ) 是由 益田明宜 宫崎裕二 于 2021-05-14 设计创作,主要内容包括:提供能够通过简单的结构而抑制彼此并联连接的多个半导体元件之间的寄生振荡的半导体装置。彼此并联连接的多个半导体元件(EL)包含多个第1半导体元件(EL1)以及多个第2半导体元件(EL2)。用于向多个半导体元件(EL)各自供给栅极信号的驱动电路(200)具有主电路(201)和包含第1插入电路(211)以及第2插入电路(212)的多个插入电路(210)。第1插入电路(211)被插入至主电路(201)与多个第1半导体元件(EL1)之间。第2插入电路(212)被插入至主电路(201)与多个第2半导体元件(EL2)之间。第1插入电路(211)以及所述第2插入电路(212)各自包含正向朝向主电路(201)的第1二极管(D1)和与第1二极管(D1)反向并联连接的第2二极管(D2)。(Provided is a semiconductor device capable of suppressing parasitic oscillation between a plurality of semiconductor elements connected in parallel with each other with a simple structure. The plurality of semiconductor Elements (EL) connected in parallel with each other include a plurality of 1 st semiconductor elements (EL1) and a plurality of 2 nd semiconductor elements (EL 2). A drive circuit (200) for supplying a gate signal to each of a plurality of semiconductor Elements (EL) has a main circuit (201) and a plurality of insertion circuits (210) including a 1 st insertion circuit (211) and a 2 nd insertion circuit (212). A1 st insertion circuit (211) is inserted between the main circuit (201) and the 1 st semiconductor elements (EL 1). A2 nd insertion circuit (212) is inserted between the main circuit (201) and the plurality of 2 nd semiconductor elements (EL 2). The 1 st insertion circuit (211) and the 2 nd insertion circuit (212) each include a 1 st diode (D1) forward toward the main circuit (201) and a 2 nd diode (D2) connected in anti-parallel with the 1 st diode (D1).)

半导体装置

技术领域

本发明涉及半导体装置,特别地,涉及具有彼此并联连接的多个半导体元件的半导体装置。

背景技术

电力用半导体装置在多数情况下具有作为开关元件的半导体元件。例如,使用MOSFET(金属·氧化物·半导体·场效应晶体管:Metal Oxide Semiconductor FieldEffect Transistor)或者IGBT(绝缘栅型双极晶体管:Insulated Gate BipolarTransistor)这样的具有栅极电极的半导体元件。特别地,面向大容量(High Power)的半导体装置大多具有彼此并联连接的开关元件。就半导体装置而言,有时由半导体元件的寄生电容以及杂散电感形成正反馈电路,其结果,产生寄生振荡,该寄生振荡与半导体元件的并联数量成正比地容易变得严重。因此,常常设置用于抑制该寄生振荡的电路。根据专利文献1(国际公开第2017/026367号),向各半导体开关元件连接有具有二极管的平衡电阻部。

专利文献1:国际公开第2017/026367号

根据上述的现有技术,需要与彼此并联连接的半导体开关元件的数量相等数量的平衡电阻部。因此,在半导体开关元件的并联数量多的情况下,所需的二极管的数量也变多。其结果,半导体装置的结构变得复杂化。

发明内容

本发明就是为了解决以上这样的课题而提出的,其目的在于提供能够通过简单的结构而抑制彼此并联连接的多个半导体元件之间的寄生振荡的半导体装置。

本发明涉及的半导体装置具有驱动电路和多个半导体元件。多个半导体元件彼此并联连接,各自具有栅极电极。多个半导体元件包含多个第1半导体元件以及多个第2半导体元件。驱动电路是用于向多个半导体元件各自的栅极电极供给栅极信号的电路。驱动电路具有主电路和多个插入电路。多个插入电路包含第1插入电路以及第2插入电路。第1插入电路被插入至主电路与多个第1半导体元件之间。第2插入电路被插入至主电路与多个第2半导体元件之间。第1插入电路以及所述第2插入电路各自包含正向朝向主电路的第1二极管和与第1二极管反向并联连接的第2二极管。

发明的效果

根据本发明涉及的半导体装置,在第1半导体元件的栅极电极相对于第2半导体元件的栅极电极而具有正电压的情况下,只要该正电压不超过第1插入电路的第1二极管的正向电压与第2插入电路的第2二极管的正向电压的合计电压,则切断从第1半导体元件向第2半导体元件的电流。相反,在第2半导体元件的栅极电极相对于第1半导体元件的栅极电极而具有正电压的情况下,只要该正电压不超过第2插入电路的第1二极管的正向电压与第1插入电路的第2二极管的正向电压的合计电压,则切断从第2半导体元件向第1半导体元件的电流。通过这些电流切断,从而在多个第1半导体元件与多个第2半导体元件之间的电压足够小的期间,寄生振荡被去除。换言之,小振幅的寄生振荡被去除。因此,也抑制了由小振幅的寄生振荡成长而产生的大振幅的寄生振荡的发生。另一方面,向各插入电路连接有多个半导体元件,因而,与半导体元件的数量相比,能够减少插入电路的数量。因此,能够使半导体装置的结构简单化。由此,能够通过简单的结构而抑制彼此并联连接的多个半导体元件之间的寄生振荡。

附图说明

图1是表示实施方式1涉及的半导体装置的结构的例子的剖面图。

图2是局部地表示图1的半导体装置的结构的框图。

图3是概略地表示图2中的上桥臂部和与其连接的多个插入电路的电路图。

图4是表示向图3中的多个半导体元件各自并联地连接有续流二极管的情形的电路图。

图5是概略地表示实施方式2涉及的半导体装置的上桥臂部和与其连接的多个插入电路的电路图。

图6是概略地表示实施方式3涉及的半导体装置的上桥臂部和与其连接的多个插入电路的电路图。

图7是概略地表示实施方式4涉及的半导体装置的上桥臂部和与其连接的多个插入电路的电路图。

具体实施方式

以下,基于附图,对实施方式进行说明。此外,在以下的附图中,对相同或者相当的部分标注相同的参照标号,不重复其说明。

<实施方式1>

图1是表示实施方式1涉及的半导体装置90的结构的例子的剖面图。半导体装置90具有绝缘基板10(第1基板)、焊接部21、焊接部22、基座板31、至少1个半导体芯片32(半导体部件)、多个导线40、多个主电极51、驱动电极52、印刷配线板60(第2基板)、壳体71、封装材料72和盖73。绝缘基板10包含:绝缘板13,其具有第1面以及第2面(在图中为下表面以及上表面);导体层11,其设置于第1面;以及导体层12,其设置于第2面,具有图案。多个导线40包含主导线41和驱动导线42。

壳体71具有通过将基座板31以及盖73组合而封闭的空间,在该空间中收容有上面叙述过的其它部件。主电极51以及驱动电极52被安装于壳体71。主电极51是被半导体装置90控制的大电流所用的电极,驱动电极52是用于从半导体装置90的外部接收驱动信号的电极。绝缘基板10的导体层11通过焊接部21而与基座板31接合。半导体芯片32通过焊接部22而与绝缘基板10的导体层12接合。主电极51经由主导线41而与半导体芯片32电连接。驱动电极52经由驱动导线42以及导体层12而与半导体芯片32电连接。在导体层12之上搭载的半导体芯片32和导线40被由凝胶构成的封装材料72覆盖。封装材料72与壳体71的外部之间被盖73隔开。在封装材料72与盖73之间存在空间,在该空间配置有印刷配线板60。

图2是局部地表示图1的半导体装置90的结构的框图。半导体装置90是通过一边对端子N施加基准电位并且对端子P施加高电压一边接收来自外部的控制信号,从而根据该控制信号而从端子U产生大电力的电力用半导体装置,具体地说,是逆变器装置。端子P、端子N以及端子U由多个主电极51(图1)构成。另外,从这些端子起的电气路径也可以使用主导线41(图1)而构成。此外,通过图2的结构得到单相逆变器装置(2合1),但可以通过设置多组同样的结构而构成例如2相或者3相的逆变器装置。

半导体装置90具有高电位侧驱动电路200、上桥臂部310、低电位侧驱动电路700和下桥臂部810。高电位侧驱动电路200具有高电位侧驱动主电路201和多个插入电路210。多个插入电路210包含第1插入电路211以及第2插入电路212。低电位侧驱动电路700具有低电位侧驱动主电路701和多个插入电路210。高电位侧驱动主电路201具有端子VS和端子HO。高电位侧驱动主电路201将施加至端子VS的电位作为基准电位而从端子HO产生上桥臂部310用的栅极信号。低电位侧驱动主电路701将施加至端子VN的电位作为基准电位而从端子LO产生下桥臂部810用的栅极信号。高电位侧驱动电路200以及低电位侧驱动电路700所具有的插入电路210也可以搭载于印刷配线板60。此外,虽然省略了图示,但高电位侧驱动主电路201以及低电位侧驱动主电路701各自具有接收来自外部的控制信号的端子和接收电源电压的供给的端子。

可以是高电位侧驱动主电路201以及低电位侧驱动主电路701各自由IC(集成电路:Integrated Circuit)芯片构成,也可以是高电位侧驱动主电路201以及低电位侧驱动主电路701这两者由1个IC芯片构成。高电位侧驱动主电路201以及低电位侧驱动主电路701可以搭载于印刷配线板60,或者,也可以不搭载于印刷配线板60而是配置于壳体71外。此外,在印刷配线板60,也可以与高电位侧驱动主电路201以及低电位侧驱动主电路701一起还搭载有短路保护电路。

图3是概略地表示图2中的上桥臂部310和与其连接的多个插入电路210的电路图。上桥臂部310具有多个半导体元件,具体地说,具有多个第1半导体元件EL1以及多个第2半导体元件EL2。在本说明书中,将包含多个第1半导体元件EL1以及多个第2半导体元件EL2的多个半导体元件也统称为半导体元件EL。在本实施方式中,上桥臂部310被划分为第1块BK1以及第2块BK2这2个块。多个半导体元件EL中的在第1块BK1配置的是第1半导体元件EL1,在第2块BK2配置的是第2半导体元件EL2。多个第1半导体元件EL的数量和多个第2半导体元件EL的数量各自为大于或等于2的任意的数量。优选多个第1半导体元件EL1的数量与多个第2半导体元件EL2的数量相等。

多个半导体元件EL(图3)由至少1个半导体芯片32(图1)构成,由此搭载于绝缘基板10(图1)。多个半导体元件EL彼此并联连接。该并联连接的一端与端子P相连。另外,并联连接的另一端与端子A相连,该端子A与端子U相连。多个半导体元件EL各自是具有栅极电极的半导体开关元件,例如是MOSFET或者IGBT。在MOSFET的情况下,上述的并联连接是通过使源极电极彼此实质上短路并且漏极电极彼此实质上短路而构成的。在IGBT的情况下,上述的并联连接是通过使发射极电极彼此实质上短路并且集电极(collector)电极(electrode)彼此实质上短路而构成的。此外,在图3中未图示,但也可以如图4所示,向各半导体元件EL并联地连接有续流二极管DF。

高电位侧驱动电路200(图2)是用于向上桥臂部310所具有的多个半导体元件EL各自的栅极电极供给栅极信号的电路。高电位侧驱动电路200的第1插入电路211被插入至高电位侧驱动主电路201(图2)与多个第1半导体元件EL1(图3)的栅极电极之间。另外,高电位侧驱动电路200的第2插入电路212被插入至高电位侧驱动主电路201(图2)与多个第2半导体元件EL2(图3)的栅极电极之间。具体地说,第1插入电路211被插入至端子HO与端子HOa之间。端子HOa与多个第1半导体元件EL1的栅极电极电连接,另一方面,不与多个第2半导体元件EL2的栅极电极电连接。另外,第2插入电路212被插入至端子HO与端子HOb之间。端子HOb与多个第2半导体元件EL2的栅极电极电连接,另一方面,不与多个第1半导体元件EL1的栅极电极电连接。

虽然省略了详细的结构的图示,但下桥臂部810(图2)具有与上面详述过的上桥臂部310(图3)大致同样的结构。作为与上桥臂部310之间的不同点,下桥臂部810中的多个半导体元件EL的并联连接的一端与端子B相连,该端子B与端子U相连。另外,并联连接的另一端与端子C相连,该端子C与端子N相连。下桥臂部810的具体的结构对应于在图3所示的上桥臂部310的结构中将端子HOa、端子HOb、端子P以及端子A各自替换为端子LOa、端子LOb、端子B、端子C后的结构。

低电位侧驱动电路700(图2)是向下桥臂部810所具有的多个半导体元件EL各自的栅极电极供给栅极信号的电路。低电位侧驱动电路700的第1插入电路211被插入至低电位侧驱动主电路701(图2)与多个第1半导体元件EL1(图3)的栅极电极之间。另外,低电位侧驱动电路700的第2插入电路212被插入至低电位侧驱动主电路701(图2)与多个第2半导体元件EL2(图3)的栅极电极之间。具体地说,第1插入电路211被插入至端子LO与端子LOa之间。端子LOa与多个第1半导体元件EL1的栅极电极电连接,另一方面,不与多个第2半导体元件EL2的栅极电极电连接。另外,第2插入电路212被插入至端子LO与端子LOb之间。端子LOb与多个第2半导体元件EL2的栅极电极电连接,另一方面,不与多个第1半导体元件EL1的栅极电极电连接。

高电位侧驱动电路200的第1插入电路211以及前述第2插入电路212各自包含正向朝向高电位侧驱动主电路201的第1二极管D1和与第1二极管D1反向并联连接的第2二极管D2。与此类似,低电位侧驱动电路700的第1插入电路211以及前述第2插入电路212各自包含正向朝向低电位侧驱动主电路701的第1二极管D1和与第1二极管D1反向并联连接的第2二极管D2。

根据本实施方式,在第1半导体元件EL1的栅极电极相对于第2半导体元件EL2的栅极电极而具有正电压的情况下,只要该正电压不超过第1插入电路211的第1二极管D1的正向电压与第2插入电路212的第2二极管D2的正向电压的合计电压,则切断从第1半导体元件EL1向第2半导体元件EL2的电流。相反,在第2半导体元件的栅极电极相对于第1半导体元件的栅极电极而具有正电压的情况下,只要该正电压不超过第2插入电路212的第1二极管D1的正向电压与第1插入电路211的第2二极管D2的正向电压的合计电压,则切断从第2半导体元件EL2向第1半导体元件EL1的电流。通过这些电流切断,从而在多个第1半导体元件EL1与多个第2半导体元件EL2之间的电压足够小的期间,第1块BK1与第2块BK2之间的寄生振荡被去除。换言之,小振幅的寄生振荡被去除。因此,也抑制了由小振幅的寄生振荡成长而产生的大振幅的寄生振荡的发生。

另一方面,向各插入电路210连接有多个半导体元件EL,因而与半导体元件EL的数量相比,能够减少插入电路210的数量。因此,能够使半导体装置90的结构简单化。

由此,能够通过简单的结构而抑制彼此并联连接的多个半导体元件EL之间的寄生振荡。此外,在本实施方式中,对由第1块BK1以及第2块BK2(图3)将多个半导体元件EL划分为2个块的情况进行了说明,但也可以在能够容许装置结构的复杂化的范围内,将块数设为更多。通过将块数设定得多,从而能够更可靠地抑制寄生振荡。

半导体元件EL(第1半导体元件EL1以及第2半导体元件EL2)也可以是碳化硅半导体元件,在这种情况下,半导体装置90是使用了碳化硅的半导体装置,即碳化硅半导体装置。就碳化硅半导体装置而言,大多谋求利用碳化硅所具有的宽带隙半导体的特性而实现的高速通断动作。在高速通断动作时容易引起寄生振荡,但根据本实施方式,由于上述理由,能够有效地对此进行抑制。

另外,根据本实施方式,由壳体71以及被其收容的部件构成作为功率模块的半导体装置90,能够在该功率模块的内部,设置抑制寄生振荡的结构。并且,当在与搭载多个半导体元件EL的绝缘基板10(图1)不同的印刷配线板60(图1)搭载多个插入电路210(图2)的情况下,能够使多个插入电路210的搭载变得容易。具体地说,在将插入电路210搭载于印刷配线板60的情况下,不需要在绝缘基板10搭载插入电路210,因而能够使绝缘基板10的结构与不具有插入电路210的以往的结构相同。由此,能够兼顾针对寄生振荡的对策和功率模块的小型化这两者。

<实施方式2>

参照图5,实施方式2涉及的半导体装置具有多个插入电路220来取代多个插入电路210(图3:实施方式1)。多个插入电路220各自、换言之第1插入电路221以及第2插入电路222各自包含与第1二极管D1串联且与第2二极管D2并联连接的第1电阻元件R1和与第2二极管D2串联且与第1二极管D1并联连接的第2电阻元件R2。此外,关于除此以外的结构,由于与上述的实施方式1的结构大致相同,因此对相同或者相应的要素标注相同的标号,不重复其说明。

根据本实施方式,在由寄生振荡引起的电流未被第1二极管D1以及第2二极管D2完全切断而依然流动时,通过第1电阻元件R1以及第2电阻元件R2各自而产生电压降。由此,寄生振荡衰减,因而能够更可靠地抑制寄生振荡。

另外,针对彼此反向配置的第1二极管D1以及第2二极管D2各自设置第1电阻元件R1以及第2电阻元件R2。因此,能够针对栅极信号而独立地设定与半导体元件的导通动作时有关的电阻和与截止时有关的电阻。

<实施方式3>

参照图6,实施方式3涉及的半导体装置具有上桥臂部320来取代上桥臂部310(图5:实施方式2)。在上桥臂部320中,在驱动电路的插入电路220与多个半导体元件EL各自之间设置有栅极电阻元件RG。并且,虽然省略了图示,但在下桥臂部也同样地设置有栅极电阻元件RG。栅极电阻元件RG也可以是在形成有半导体元件EL的半导体芯片32内置的电阻元件,或者,也可以是独立于该半导体芯片而附加的电阻元件。

根据本实施方式,多个第1半导体元件EL1之间以及多个第2半导体元件EL2之间被栅极电阻元件RG隔开。由此,即使多个第1半导体元件EL1的数量以及多个第2半导体元件EL2的数量较多,多个第1半导体元件EL1之间以及多个第2半导体元件EL2之间的寄生振荡也不易产生。因此,能够抑制寄生振荡,并且将与第1插入电路211连接的多个第1半导体元件EL1的数量和连接有第2插入电路212的多个第2半导体元件EL2的数量设为更多。相反而言,与多个半导体元件EL的数量相比,能够将多个插入电路210的数量设为更少。另一方面,在本实施方式中,所需的栅极电阻元件RG也可以是与二极管相比能够容易形成的简单的元件。由此,能够通过进一步抑制了插入电路220的数量的简单的结构,抑制彼此并联连接的多个半导体元件EL中的寄生振荡。

此外,在上述中,对栅极电阻元件RG被附加至实施方式2的插入电路220(参照图5)的情况进行了说明,但栅极电阻元件RG也可以被附加至实施方式1的插入电路210(图3)。

<实施方式4>

参照图7,实施方式4涉及的半导体装置具有多个插入电路230来取代多个插入电路220(图6:实施方式3)。多个插入电路230各自、换言之第1插入电路231以及第2插入电路232各自包含与第1二极管D1以及第2二极管D2并联连接的电阻元件R5。为了充分地维持插入电路220抑制寄生振荡的效果,优选电阻元件R5的大小与第1电阻元件R1以及第2电阻元件R2的大小相比足够大。

假设如果未设置电阻元件R5,则在作为控制信号而向半导体元件EL施加的栅极电压产生与第1二极管D1或者第2二极管D2的正向电压相当的电压降。与此相对,在本实施方式中,设置有通过电阻元件R5而将第1二极管D1以及第2二极管D2的并联电路旁路绕过的电气路径,因而避免了上述的电压降。由此,能够稳定地对半导体元件EL进行控制。

此外,在上面,对电阻元件R5被附加至实施方式3的插入电路220(参照图6)的情况进行了说明,但电阻元件R5也可以被附加至实施方式2的插入电路220(图5)或者实施方式1的插入电路210(图3)。

此外,能够对各实施方式自由地进行组合,或者对各实施方式适当地进行变形、省略。

标号的说明

10绝缘基板,11导体层,12导体层,13绝缘板,21、22焊接部,31基座板,32半导体芯片,40导线,41主导线,42驱动导线,51主电极,52驱动电极,60印刷配线板,71壳体,72封装材料,73盖,90半导体装置,200高电位侧驱动电路(驱动电路),201高电位侧驱动主电路(主电路),210、220、230插入电路,211、221、231第1插入电路,212、222、232第2插入电路,310、320上桥臂部,700低电位侧驱动电路,701低电位侧驱动主电路,810下桥臂部,D1第1二极管,D2第2二极管,DF续流二极管,EL1第1半导体元件,EL2第2半导体元件,R1第1电阻元件,R2第2电阻元件,R5电阻元件,RG栅极电阻元件。

15页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:驱动电路及DCDC升压系统

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!