片上低频振荡器
阅读说明：本技术 片上低频振荡器 (On-chip low frequency oscillator ) 是由 卢志坚 于 2021-08-31 设计创作，主要内容包括：本申请涉及一种振荡器电路,包括反相模块,其输入端耦合到所述振荡器电路的输出端；反相模块,其第一端耦合到所述反相模块的输出端,其第二端耦合到所述振荡器电路的输出端,所述电容模块包括至少两个彼此串联的第一电容和第二电容,所述第一电容的第一端耦合到所述反相模块的输出端,所述第一电容的第二端与所述第二电容的第一端以及所述振荡器电路的输出端彼此耦合,所述第二电容的第二端接地；充电模块,耦合在电源和电容模块之间,配置为向所述电容模块充电；放电模块,耦合在所述电容模块和地之间,配置为给所述电容模块放电；所述充电模块与所述放电模块通过所述振荡器电路的输出端彼此耦合,且所述充电模块和所述放电模块导通的状态相反。(An oscillator circuit includes an inverting module having an input coupled to an output of the oscillator circuit; an inverting module having a first terminal coupled to the output terminal of the inverting module and a second terminal coupled to the output terminal of the oscillator circuit, the capacitive module including at least two first and second capacitors connected in series with each other, the first terminal of the first capacitor being coupled to the output terminal of the inverting module, the second terminal of the first capacitor being coupled to the first terminal of the second capacitor and the output terminal of the oscillator circuit, the second terminal of the second capacitor being connected to ground; a charging module coupled between a power source and a capacitive module, configured to charge the capacitive module; a discharge module coupled between the capacitive module and ground configured to discharge the capacitive module; the charging module and the discharging module are coupled with each other through the output end of the oscillator circuit, and the conduction states of the charging module and the discharging module are opposite.)
技术领域
本申请涉及集成电路技术领域，特别是设计一种片上低频振荡器。
背景技术
时钟信号曾经只出现在数字芯片中，用于指示不同事件发生的先后顺序；模拟芯片只需要处理模拟信号，信号处理或者事件的发生与芯片的输入信号产生即时关系，并不需要时钟信号来指示先后顺序。随着数字模拟混合信号处理技术的广泛应用，例如通过芯片间的通信，模拟电路的硬件配置按需进行受控更改、数字校准提高模拟参数的精度与鲁棒性、通信信号的变频处理等，都要求传统模拟芯片中具备一定精度要求的时钟信号对事件的发生与结束指定先后顺序。
大规模的通信类片上系统(system on chip,简称SoC)对时钟精度要求高，则会配合片外的石英晶体设计晶体振荡器以获得高精度的参考时钟信号，甚至直接使用片外高精度的参考时钟信号。然而在很多其他应用场景，出于对控制成本、时钟精度要求不高、时钟频率偏低的考虑，无外部参考的片上振荡器就成为产生参考时钟的首选方案。
无外部参考的片上低频振荡器一般追求结构简洁、低功耗、频率随芯片的工艺角、供电电压、环境温度(Process/Voltage/Temperature，简称PVT)具有一定程度的鲁棒性。本申请提供一种在半导体工艺中广泛适用的、结构简洁的片上低频振荡器。
图1所示为现有的片上环形振荡器(Ring Oscillator)电路图。其基本结构是奇数个反相器首尾相连成环，振荡频率由开关晶体管的等效电阻与级间寄生电容共同决定。由于其振荡频率受工艺(process)、温度(temperature)、供电电压(voltage)(简称PVT)变化影响较大，环形振荡器多设计成频率可调的形式，并使用在锁相环(Phase lock loop，PLL)的闭环模式下，因此不能直接应用在无外部参考的片上低频定时功能中。
图2所示为另一种现有片上低频振荡器电路，其是基于比较器进行状态切换的RC弛豫振荡器。其原理为使用固定电流对两个电容循环进行充放电，电容上的电压轮流与电阻上的压降进行比较，当比较结果发生变化的同时切换对电容充放电的状态，周而复始地循环，其工作周期(频率)直接由RC常数决定，与供电电压以及开关晶体管的工艺变化基本无关。该结构适用于低功耗nW级、低频率KHz级别的应用中；对于频率的精准度，则依靠对RC常数的校准。该结构比较复杂，并不利于广泛应用。
图3(a)所示为另一种现有的片上低频振荡器电路。其利用RC充放电，目标节点Vx电压与反相器的翻转阈值进行比较，并依靠反相器的本征驱动能力，电容相关的目标节点电压能够瞬间跳变，以触发状态切换。该结构沿袭了弛豫振荡器适用于低功耗、低频率的特性，对于频率的精准度，依靠对RC常数以及供电电压的校准。
图3(b)所示为图3(a)所示的电路的目标节点输出信号示意图。如图所示，目标节点Vx电压会瞬间过冲至1.5倍的供电电压，所以该结构对反相器中的晶体管的选型(可靠性考虑)以及供电电压的产生都有一定程度的限制。
综上所述，现有的片上振荡器方案并不能兼顾频率在PVT变化下的精准度、结构与实现的简洁性、器件选择的自由度等方面因素。
发明内容
本申请提供了一种振荡器电路，包括反相模块，其输入端耦合到所述振荡器电路的输出端；电容模块，包括至少两个彼此串联的第一电容和第二电容，所述第一电容的第一端耦合到所述反相模块的输出端，所述第一电容的第二端与所述第二电容的第一端以及所述振荡器电路的输出端彼此耦合，所述第二电容的第二端接地；充电模块，耦合在电源和电容模块之间，配置为向所述电容模块充电；放电模块，耦合在所述电容模块和地之间，配置为给所述电容模块放电；其中，所述充电模块与所述放电模块通过所述振荡器电路的输出端彼此耦合，并且所述充电模块和所述放电模块导通的状态相反。
特别的，所述反相模块包括偶数个彼此串联的反相器。
特别的，所述充电模块包括串联耦合在电源和所述振荡器电路输出端之间的第一电流源和第一开关，当所述反相模块的输出信号为低时所述第一开关导通；和/或所述放电模块包括串联耦合在所述振荡器电路输出端和地之间的第二开关和第二电流源，当所述反相模块的输出信号为高时所述第二开关导通。
特别的，所述第一电流源和第二电流源的电流相同。
特别的，所述第一电容和第二电容的值相同。
特别的，所述第一开关为PMOS晶体管，第二开关为NMOS晶体管。
特别的，所述振荡器电路还包括充放电信号产生模块，其包括奇数个反相器，其输入端耦合到所述反相模块输出端；所述充电模块包括串联耦合在电源和所述振荡器电路输出端之间的第一电流源和第三开关，所述充放电信号产生模块的输出端耦合到所述第三开关的控制端，当所述充放电信号产生模块的输出信号为高时所述第三开关导通；和/或所述放电模块包括串联耦合在所述振荡器电路输出端和地之间的第四开关和第四电流源，所述反相模块的输出端耦合到所述第四开关的控制端，当所述反相模块的输出信号为高时所述第四开关导通。
本申请还提供了一种电子设备，包括如前任一所述的振荡器电路。
附图说明
下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：
图1所示为现有的片上环形振荡器电路图；
图2所示为另一种现有片上低频振荡器电路；
图3(a)所示为另一种现有的片上低频振荡器电路；
图3(b)所示为图3(a)所示的电路的目标节点输出信号示意图；
图4所示为根据本申请一个实施例的振荡器电路示意图；
图5所示为图4所示振荡器工作时序信号示意图；以及
图6所示为根据本申请另一个实施例的振荡器电路示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
图4所示为根据本申请一个实施例的振荡器电路示意图。
根据一个实施例，该振荡器可以包括反相模块，其可以包括偶数个依次串联的反相器，反向模块的输入端可以耦合到振荡器电路的输出端节点Z。根据一个实施例，反相模块可以包括依次串联的反相器401、反相器402，反相器401的输出端耦合到反相器402的输入端，即节点X；反相模块的输出端为节点Y。
可选择的，根据一个实施例，该振荡器还可以包括，充放电信号产生模块，例如可以包括奇数个依次串联的反相器。根据一个实施例，充放电信号产生模块可以包括反相器403，其输入端可以耦合到反相模块的输出节点Y。
根据一个实施例，该振荡器还可以包括电容模块，其耦合在反相模块输出端和地之间。根据一个实施例，电容模块可以包括例如电容404以及电容405，二者串联在反相模块的输出端节点Y和地之间，其中电容404的第一端耦合到反相模块的输出端，电容405的第二端接地，电容404的第二端耦合到电容405的第一端，即振荡器的输出端节点Z。根据一个实施例，电容404和电容405的电容值可以相同。
根据一个实施例，该振荡器还可以包括充电模块和放电模块。
根据一个实施例，充电模块可以包括串联的电流源406和开关408，电流源406的第一端耦合到电源，开关408的第一端耦合到电流源406的第二端，开关408的第二端耦合到电容404和电容405之间的节点，即振荡器的输出端节点Z。根据一个实施例，充电模块配置为对电容模块中的电容404和电容405同时充电。
根据一个实施例，放电模块可以包括依次串联的开关409和电流源407，其中电流源407的第一端耦合到开关409的第二端，其第二端接地；开关409的第一端耦合到振荡器电路输出端节点Z，即电容404和电容405之间的节点。根据一个实施例，放电模块可以配置为对电容404和电容405同时放电。
根据一个实施例，充电模块和放电模块彼此串联，导通状态相反，当充电模块导通时放电模块断开，当充电模块断开时放电模块导通。
根据一个实施例，开关408和开关409可以是型号相同的开关，并且适用的控制信号相同。因此如果需要充电和放电模块导通状态相反，需要设置充放电信号产生模块，从而给充电和放电模块提供相反的控制信号。根据一个实施例，充放电信号产生模块可以包括奇数个反相器。
根据一个实施例，充放电信号产生模块可以耦合在反相模块的输出端和充电模块的控制端之间。例如，开关408可以在充放电信号产生模块的输出信号控制下工作例如反相器403的输出可以控制开关408的工作状态，例如当反相器403的输出为高时，开关408导通，否则断开。
根据一个实施例，反相模块的输出端可以耦合到放电模块的控制端。例如，开关409可以在反相模块的输出信号控制下工作，例如当反相器402的输出为高时，开关409导通，否则断开。
根据一个实施例，在反相模块中，反相器401可以节点Z的电压VZ作为输入信号，以节点X的电压VX作为输出信号，反相器401可以配置为对输入信号VZ进行反向放大和/或整形。
根据一个实施例，在反相模块中，与反相器401串联的反相器402以节点X的电压VX作为输入信号，以节点Y的电压VY作为输出信号，反相器402可以配置为对输入信号VX进行反向放大和/或整形，输出信号VY可以用于驱动电容404的第一端，并用于控制开关409的开启与关闭。
根据一个实施例，充放电信号产生模块中的反相器403以节点Y的电压VY作为输入，配置为对输入信号VY进行反向，反相器403的输出信号控制开关408的开启与关闭，以确保开关408和开关409在任一时刻有且只有二者中的一个处于导通状态。
根据一个实施例，电容模块中，电容404与电容405一起接受P型参考电流源406的充电操作或N型参考电流源407的放电操作，充电操作使得VZ电压可以逐渐上升，放电操作使得VZ逐渐下降。电容404的存在使得振荡器输出信号VZ在切换状态的时候，让VZ电压瞬间跳变，实现弛豫功能。
根据一个实施例，电容405第一端耦合到节点Z，第二端接地。电容405的引入对VZ电压瞬间跳变量进行分压，VZ＝C404/(C404+C405)*VDD，比例中的C404越小，跳变量越小，Vz越能处于0～VDD范围中，使得VZ一定处于0～电源电压VDD范围内，解决了过压造成的可靠性风险所导致的器件选型限制或者电源电压方案的限制。
图5所示为根据本申请一个实施例的振荡器电路工作状态示意图。
根据一个实施例，P型、N型参考电流源408和409电流取值相同，电流值标注为IREF。
根据一个实施例，电容404和电容405取值相同，电容值标注为C。
当然，电容404和电容405取值可以不同，P型、N型参考电流源408和409电流取值也可以不同。如果不同，则输出波形的占空比就不是50％。
如图5所示，在t0时刻，VX高电平VDD，VY、VZ均为低电平，SWN关断，SWP导通，P型参考电流源对串联、并联电容进行充电；随着时间的推移，VZ逐渐升高。
当时间接近t1时刻，VZ逐渐升高接近VDD/2(反相器401的翻转电压)，VX开始降低，导致VY开始升高，由于反相器(401，402)具有较大增益，VY短时间内的急剧升高会导致VZ也急剧升高，形成正反馈效果。
在t1时刻，VX与VY分别迅速跳变到VX为低电平，VY为高电平VDD，由于电容404和405之间的分压，VZ则从VDD/2跳变至VDD，P型、N型开关状态也因此发生变化，409变为导通，408变为关断，N型参考电流源407开始对电容404和405进行放电。
随着时间的推移和放电操作的进行，VZ逐渐降低，当时间接近t2时刻，VZ逐渐降低接近VDD/2(反相器的翻转电压)，VX开始升高，导致VY开始下降，由于反相器具有较大增益，VY短时间内的急剧下降会导致VZ也急剧下降，形成正反馈效果。
在t2时刻，VX与VY分别迅速跳变到VX为高电平VDD，VY为低电平，由于电容404和405之间的分压，VZ则从VDD/2跳变至低电平，P型、N型开关408和409状态也因此发生变化，409变为关断，408变为导通，P型参考电流源406开始对电容404和405进行充电，振荡器即重新回到与t0时刻相同的状态；振荡状态则按前述过程周而复始地进行下去。
根据一个实施例，振荡器的振荡周期与振荡电路中各参数的关系可以表示为：
T＝2C×VDD/IREF
其中，C为电容404或电容405的电容值，IREF为电流源406或407的电流值。由于电容值C是受PVT条件影响很小，所以使得振荡器的周期受PVT影响很小。
图6所示为根据本申请另一个实施例的振荡器电路示意图。其中大部分组件与图4所示的组件类似，但是图6所示的振荡器并不包括充放电控制信号产生模块。根据一个实施例，充电模块中包括串联在电源和节点Z之间的P型电流源606和PMOS晶体管608，放电模块中包括串联在节点Z和地之间的NMOS晶体管609和N型电流源607。根据一个实施例，PMOS晶体管608和NMOS晶体管609尺寸相同，导通电压相反。因此，无需设置充放电控制信号产生模块，直接利用反相模块的输出信号就可以同时控制充电模块和放电模块的工作状态，确保二者在同一时间只有其一导通。
采用本申请所提供俗的振荡器电路，能够将VZ电压约束在0～VDD范围内，既解决了过压造成的可靠性风险所导致的器件选型限制或者电源电压方案的限制，也为参考电流源提供合适的负载电压，使电流源工作的整个过程电流保持相对恒定。
此外，获取恒定电流来说对模拟芯片是比较方便的，因此利用电容而不是电阻进行充放电，减少了影响频率精准度的一个主要因素，在无需额外校准手段情况下，振荡器的频率精准度相较现有技术的振荡器来说受PVT的影响变小。
上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种包络追踪电源的采样方法