具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，本发明第一实施例提供的一种多功能信号源，其包括：控制模块1、数模转换模块2、脉冲驱动模块3、模拟驱动模块4、同步信号模块5，所述数模转换模块2、所述脉冲驱动模块3、所述同步信号模块5与所述控制模块1的输出端电连接，所述数模转换模块2具有与所述模拟驱动模块4电连接的第一输出通道以及第二输出通道，所述第二输出通道与所述第一输出通道电连接，用于调节所述第一输出通道的输出电压，所述第一输出通道与所述模拟驱动模块4电连接，所述模拟驱动模块4、所述脉冲驱动模块3用于输出驱动信号，所述同步信号模块5用于隔离外部信号。

具体的，请参阅图2，所述控制模块1包括FPGA芯片U1、供电电路11、晶振电路12、储存电路13，所述供电电路11、所述晶振电路12、所述储存电路13与所述FPGA芯片U1电连接，所述供电电路11用于提供工作电压，所述晶振电路12用于提供时钟频率，所述储存电路13用于储存程序，所述FPGA芯片U1的输出引脚与所述数模转换模块2、所述脉冲驱动模块3、所述同步信号模块5电连接。

具体的，请参阅图3，所述供电电路11包括电源芯片U2、电源芯片U3、电源芯片U4、电容C1、电容C2、电容C3、电容C4、电容C5、电容C6，所述电容C1一端接地，另一端与所述电源芯片U2的第二引脚及第四引脚电连接，所述电容C2一端接地，所述电容C2另一端、所述电源芯片U2的第三引脚与电源电连接，所述电源芯片U2的第四引脚形成输出端；所述电容C3一端接地，另一端与所述电源芯片U3的第二引脚及第四引脚电连接，所述电容C4一端接地，所述电容C4另一端、所述电源芯片U3的第三引脚与电源电连接，所述电源芯片U3的第四引脚形成输出端；所述电容C5一端接地，另一端与所述电源芯片U4的第二引脚及第四引脚电连接，所述电容C6一端接地，所述电容C6另一端、所述电源芯片U4的第三引脚与电源电连接，所述电源芯片U4的第四引脚形成输出端。

所述电源芯片U2、电源芯片U3、电源芯片U4的型号分别为1117-1.2,1117-2.5,1117-3.3；分别能输出1.2V，2.5V，3.3V三种电压。

所述供电电路11结构简单，而且性能稳定可靠，为FPGA芯片U1提供了保障。

具体的，请参阅图4，所述晶振电路12包括晶振X1、电阻R20、电阻R23、电容C33，所述晶振X1的VDD引脚与所述供电电路11电连接，所述电阻R23一端与所述供电电路11以及所述电容C33一端电连接，所述电阻R23另一端与所述晶振X1的OE引脚电连接，所述电容C33另一端接地，所述电阻R20一端与所述晶振X1的OUT引脚电连接，所述电阻R20另一端与所述FPGA芯片U1电连接。

本发明采用的是一个3.3V，50Mhz的有源晶振X1，以此作为时钟源，若FPGA芯片U1想得到其他的时钟频率，可以通过内部的锁相环来进行倍频。

具体的，请参阅图5，所述储存电路13包括FLASH芯片U9、电阻R26、电阻R27、电容C34，所述电阻R26一端与所述FLASH芯片U9的C引脚电连接，所述电阻R27一端与所述FLASH芯片U9的DQ1引脚电连接，所述电阻R26另一端、所述电阻R27另一端、所述FLASH芯片U9的DQ0引脚、S#引脚与所述FPGA芯片U1电连接，所述电容C34一端与所述FLASH芯片U9的VCC引脚电连接，另一端接地；所述FLASH芯片U9的VCC引脚、W#引脚、HOLD#引脚与所述供电电路11电连接。

FLASH的作用是用来存储下载的程序，并在上电时通过PS模式将固件程序写入到FPAG中，本发明用到的FLASH型号为EPCS16,它是一个串行的FLASH，存储容量是16M，3.3V电压供电。

具体的，请参阅图6，所述数模转换模块2包括运算放大器U7、数模转换芯片U8、电阻R13、电阻R18、电阻R19、电阻R21、电阻R24、电阻R28、电阻R30，所述数模转换芯片U8的FASTADJ1引脚与所述电阻R24一端电连接，所述电阻R24另一端与所述数模转换芯片U8的IOUTB2引脚以及所述电阻R28一端电连接，所述电阻R28另一端接地；所述数模转换芯片U8的IOUTA1引脚与所述电阻R19一端电连接，所述电阻R19另一端与所述电阻R21一端、所述运算放大器U7的-IN引脚电连接，所述电阻R21另一端、所述运算放大器U7的VOUT引脚与所述电阻R30一端电连接，所述数模转换芯片U8的IOUTB1引脚与所述电阻R18一端电连接，所述电阻R18另一端与所述电阻R13一端、所述运算放大器U7的+IN引脚电连接，所述电阻R13另一端接地，所述电阻R30另一端与所述模拟驱动模块4电连接。

本发明将所述数模转换芯片U8的FASTADJ1引脚(通道1)端通过一个1.92K(R24)的电阻和一个50欧姆(R28)的电阻接地，在R28的上端接上通道2的输出端口，这样，当改变通道2的输出电流改变时，FASTADJ1端的电压也会改变，从而导致通道1的输出最大电流改变，信号源的模拟信号输出(扫频信号和任意信号)来自通道1，从而可以改变信号的输出幅度；模拟输出为差分的电流信号，采用运算放大器U7进行差分放大，将电流信号转变为电压信号，增强输出带负载能力，并将信号电压放大。

在本实施例中，所述运算放大器U7的型号为AD8065；所述数模转换芯片U8的型号为AD9767。

具体的，请参阅图8，所述脉冲驱动模块3包括MOSFET驱动芯片U6、MOSFET管PT1、MOSFET管PT2、变压器，所述MOSFET驱动芯片U6的I1引脚、I2引脚与所述控制模块1电连接，所述MOSFET驱动芯片U6的O1引脚与所述MOSFET管PT1的栅极电连接，所述MOSFET管PT1的漏极与所述变压器的原边线圈一端电连接，所述MOSFET管PT1的源极接地；所述MOSFET驱动芯片U6的O2引脚与所述MOSFET管PT2的栅极电连接，所述MOSFET管PT2的漏极与所述变压器的原边线圈另一端电连接，所述MOSFET管PT2的源极接地；所述变压器的副边线圈的两端形成输出端。

于本实施例中，所述MOSFET驱动芯片U6具体型号为TC4426，所述MOSFET管PT1、所述MOSFET管PT2具体型号为IRF540。

所述控制模块1输出的信号经过TC4426成为12V电压的脉冲信号，并且能够驱动IRF540，进而控制变压器。控制的具体过程如下，当TC4426的O1输出脚为高电平时，PT1处的MOSFET导通，+12V电源提供的电流经变压器的中心抽头从其上端流出，经过MOSFET后流入GND，此时变压器的另一侧会感应出电压，产生一个正向的脉冲信号；当TC4426的O2脚输出高电平时，PT2处的MOSFET导通，+12V电源提供的电流经变压器的中心抽头从其下端流出，经过MOSFET后流入GND，此时变压器的另一侧会感应出电压，产生一个负向的脉冲信号。最后FPGA出产生的脉冲信号经过上述步骤后在变压器右侧输出，变压器的变比为100，可将左侧12V的电压感应到右侧120V输出，以此来驱动待驱动设备。

具体的，请参阅图7，所述模拟驱动模块4包括运算放大器U5、电阻DR2、电阻DR3、电阻DR4、电阻DR5、电阻DR6、电位器DP0T1、电位器DP0T2，所述电阻DR2一端与所述数模转换模块2电连接，所述电阻DR2另一端与所述运算放大器U5的正相输入端、所述电阻DR5一端电连接，所述电阻DR5另一端与所述电阻DR6一端电连接，所述电阻DR6另一端与所述电阻DR3一端、所述电阻DR4一端及所述运算放大器U5的负相输入端电连接；所述电阻DR3另一端与所述电位器DP0T2电连接，所述电位器DP0T2与所述运算放大器U5的正侧电源引脚以及负侧电源引脚电连接；所述电阻DR4另一端与所述电位器DP0T1一端连接，所述电位器DP0T1另一端、所述运算放大器U5的输出端形成所述模拟驱动模块4的输出端。

由于DAC输出的是正的电流信号，经过一级放大后输出的波形信号中会存在一个直流分量，该直流分量在该级放大电路中得到了消除，本发明是通过在芯片的±12V电源间中加上一个10K的电位器DPOT2，将电位器中端的节点连接到LT1210的反向端，使其叠加上一个直流分量，通过调节电位器使同相端电压减去反向端电压的差值为0，从而消除了直流分量。

具体的，请参阅图9，所述同步信号模块5包括三极管ST1、电阻SR1、电阻SR3、电阻SR4，所述电阻SR3一端与所述控制模块1电连接，所述电阻SR3另一端与所述三极管ST1的基极、所述电阻SR4一端电连接，所述电阻SR4另一端、所述三极管ST1的发射极接地；所述电阻SR1一端与所述所述控制模块1电连接，所述电阻SR1另一端与所述三极管ST1的集电极电连接，并形成所述同步信号模块5的输出端。

与现有技术相比，本发明所提供的多功能信号源具有以下有益效果：

本发明利用述数模转换模块双通道输出特性，实现述数模转换模块的第二通道控制第一通道电压幅值变化；解决目前降分辨率处理和重新更新转换的缺点，具有直接线性调节和高分辨率的优势。

以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明的保护范围内。