具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

局域增强系统(LAAS)是一种能够在局部区域内提供全球定位系统高精度定位的增强系统。LAAS的基本工作原理是在一个位置精确的已知地点上设立基准台，对其可接收范围内的GPS星座信号计算出误差增强信息(包括测距信息和差分矫正信息)并以广播形式发送出去，进近飞机通过VDB接收机接收到甚高频广播信号后，在接收机内利用该信号实现测距和差分解算结果的校准，从而提高机载GPS接收机的定位性能。

VDB是基于8进制差分相移键控(Differential 8-Phase·Shift.Keying，D8PSK)调制的突发信号。其数据传输速率为10500symbol/s，编码时首先将二进制数据组合成字符，每个字符由3个连续的二进制数据组成，之后将字符转换成D8PSK调制信号。

目前，考虑到接收过程中存在的载波频偏，工程上通常采用相干解调的方法对VDB信号进行解调，本地产生理想状态下的本地载波，将输入的中频信号与本地载波相乘，得到I和Q两路信号；再分别对I、Q两路信号进行低通滤波，完成数字下变频，产生带有频偏的基带信号，对两路基带信号进行叉积、点积计算消除前后码元的相位差，生成相对相位；之后I\Q两路与本地48位同步码进行自相关计算，捕获最大相关峰值，并进行帧同步定位；在帧同步定位成功的同时进行叉积点积计算相位角度获取频偏去补偿本地载波；最后进行抽样判决，获取二进制数值。现有技术带来的问题为中频偏估计时间慢，同步时间长，算法耗费资源大。

基于上述问题本发明实施例提供了一种提高D8PSK信号解调精度的方法，如图1所示，该方法包括以下步骤。

步骤S101，获取中频采样信号。

步骤S102，对中频采样信号进行下变频处理，确定零中频信号。

步骤S103，消除零中频信号中固有相差，产生相对相位，确定I路零相差信号和Q路零相差信号。

步骤S104，对I路零相差信号和Q路零相差信号进行取样，确定I路取样信号和Q路取样信号。

步骤S105，获取同步序列信号对应的多个正余弦值，并将正余弦值分别与I路取样信号和Q路取样信号进行相关计算，确定多个I路相关值和多个Q路相关值。

步骤S106，计算多个I路相关值的平均值，并将平均值的峰值时刻确定为同步时刻。

步骤S107，根据同步时刻的相位，将I路相关值和Q路相关值数据补偿到I路零相差信号和Q路零相差信号上，确定I路补偿信号和Q路补偿信号。

步骤S108，对I路补偿信号和Q路补偿信号进行反正切计算，确定角度值。

步骤S109，对角度值进行抽样，并将角度值进行二进制码元输出。

在本发明中提供一种提高D8PSK信号解调精度的方法，该方法能够在48个码元时间内完成帧同步、位同步和频偏估计，满足信噪比15dB以上、-90db～0dbm大动态范围变化的万分之一误码率要求，解决了现有技术中频偏估计时间慢，同步时间长、算法耗费资源大等问题。在本方法中，在帧同步判断上：传统方法采用I\Q两路与同步序列进行相关运算后，通过求最小均方差，判断最小值的时刻为同步时刻，该算法过程繁琐，且受噪声影响大。本发明中只用I路信号即可完成帧同步的判断。

频偏补偿算法上：传统方法通过同步时刻I/Q两路的值，求反正切得出相位值，进而求出偏差补偿到本地DDS，进行频率的纠正。该算法计算量巨大，影响最终相位角的精度。本算法通过三角函数运算，直接将同步时刻I\Q的值补偿到信号上进行角度计算，减少计算量，提高角度解算精度。

在步骤S102中，对中频采样信号进行下变频处理，包括：将本地载波信号与中频采样信号进行混频后，输入到低通滤波器中。

在本申请中，中频采样信号记为：

其中f₁为VDB信号的频率，为初始相位。

在步骤S103中，消除零中频信号中固有相差，产生相对相位，包括：

将中频采样信号和本地载波信号均延迟一个码元周期。使用延迟一个码元周期的本地载波信号对延迟一个码元周期的中频采样信号进行混频和低通滤波，获得延迟一个码元周期的零中频信号。将延迟一个码元周期的零中频信号中的相位确定为相对相位。

延时一个码元周期的输入信号为：

其中，T为码元周期，为初始相位。

本地载波信号为：

经过混频、低通滤波：

在步骤S103中，确定I路零相差信号和Q路零相差信号，包括：对零中频信号进行叉积点积运算。

对上述的计算过程，令，

则得出：

经过时延差分后的信号，由于频偏造成的相位偏移在每一个字符上为固定值，即为2πΔfT,这样就可以消除频偏对同步效果的影响。

在步骤S104中，确定I路取样信号和Q路取样信号，包括：对I路零相差信号和Q路零相差信号进行100倍抽取。

采用2.1M的采样频率进行采样，后续的计算量巨大，将严重消耗逻辑计算资源，因此对I路零相差信号和Q路零相差信号进行100倍抽取。100倍的抽取，是对I路零相差信号和Q路零相差信号每100个采样点抽取一个采样点，在减少计算量的同时也能保证不影响计算结果。当然100倍的抽取是本实施例中提供的一个优选的方案，也可以按照需求进行倍速抽取。

结合上述的计算，求出多个正余弦值确定多个I路相关值和多个Q路相关值；下面为详细的解调信号的同步算法。

本地的训练序列为：

将零中频信号与本地训练序列相关

根据三角函数原理，当接收信号与本地训练序列完全同步时，即上述的公式中，I路取样信号达到峰值。

此时：

I＝cos(2πΔfT)

Q＝sin(2πΔfT)

在步骤S106中，计算I路相关值的平均值，包括判断同步序列信号与I路取样信号是否对齐，当判断结果为对齐时，根据I路相关值，进行求和取均值，确定平均值。

检测到I路相关峰值，就可以完成突发检测和帧同步，根据相关峰的位置得到最佳采样点，即在相关峰捕获的同时实现位同步，这样便通过一组同步码元同时实现突发检测、帧同步和位同步。

位同步之后，由于频偏的存在，必须进行频偏的估计和校正，根据上述的的计算可以看出I、Q的相位是一个定值，这个定值为2πfT，与系统频偏密切关联，因此可以通过I、Q两路值补偿频偏。即

反正切求出

通过星座图完成相位判决。

本发明实施例提供了一种提高D8PSK信号解调精度的装置，如图2所示该装置200包括：信号获取模块201：用于获取中频采样信号。信号下变频模块202：用于对中频采样信号进行下变频处理，确定零中频信号。信号零相差计算模块203：用于消除零中频信号中固有相差，产生相对相位，确定I路零相差信号和Q路零相差信号。信号取样模块204：用于对I路零相差信号和Q路零相差信号进行取样，确定I路取样信号和Q路取样信号。相关值计算模块205：用于获取同步序列信号对应的多个正余弦值，并将正余弦值分别与I路取样信号和Q路取样信号进行相关计算，确定多个I路相关值和多个Q路相关值。均值确定模块206：用于计算多个I路相关值的平均值，并将平均值的峰值时刻确定为同步时刻。补偿模块207：用于根据同步时刻的相位，将I路相关值和Q路相关值数据补偿到I路零相差信号和Q路零相差信号上，确定I路补偿信号和Q路补偿信号。计算模块208：用于对I路补偿信号和Q路补偿信号进行反正切计算，确定角度值。输出模块209：用于对角度值进行抽样，并将角度值进行二进制码元输出。

本申请提供的提高D8PSK信号解调精度的装置中，不同的创新点在以下两个方面：帧同步判断上：传统方法采用I\Q两路与同步序列进行相关运算后，通过求最小均方差，判断最小值的时刻为同步时刻，该算法过程繁琐，且受噪声影响大。本发明中只用I路信号即可完成帧同步的判断。

频偏补偿算法上：传统方法通过同步时刻I/Q两路的值，求反正切得出相位值，进而求出偏差补偿到本地DDS，进行频率的纠正。该算法计算量巨大，影响最终相位角的精度。本算法通过三角函数运算，直接将同步时刻I\Q的值补偿到信号上进行角度计算，减少计算量，提高角度解算精度。

信号下变频模202用于：将本地载波信号与中频采样信号进行混频后，输入到低通滤波器中。在信号下变频模块中优选的采用525K的本地载波信号，与输入的中频采样信号混频后进行低通滤波，优选的采用一种凯塞窗函数滤波函数，通带为0.03MHz，截止频率为0.3MHz，滤波器系数采用16bit量化。在此步骤后，能够产生零中频信号。

信号零相差计算模块203用于消除零中频信号中固有相差，产生相对相位，包括：将中频采样信号和本地载波信号均延迟一个码元周期；使用延迟一个码元周期的本地载波信号对延迟一个码元周期的中频采样信号进行混频和低通滤波，获得延迟一个码元周期的零中频信号；将延迟一个码元周期的零中频信号中的相位确定为相对相位。

信号零相差计算模块203用于确定I路零相差信号和Q路零相差信号，包括：对零中频信号进行叉积点积运算。

信号取样模块204用于确定I路取样信号和Q路取样信号，包括：对I路零相差信号和Q路零相差信号进行100倍抽取。

均值确定模块206用于计算I路相关值的平均值，包括判断同步序列信号与I路取样信号是否对齐，当判断结果为对齐时，根据I路相关值，进行求和取均值，确定平均值。

本发明实施例提供了一种提高D8PSK信号解调精度的服务器，如图3所示包括存储器301和处理器302；存储器301用于存储计算机可执行指令；处理器302用于执行一种提高D8PSK信号解调精度的方法。

本发明实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有可执行指令，计算机执行可执行一种提高D8PSK信号解调精度的方法。

上述存储介质包括但不限于随机存取存储器(英文：Random Access Memory；简称：RAM)、只读存储器(英文：Read-Only Memory；简称：ROM)、缓存(英文：Cache)、硬盘(英文：Hard Disk Drive；简称：HDD)或者存储卡(英文：Memory Card)。所述存储器可以用于存储计算机程序指令。

虽然本申请提供了如实施例或流程图所述的方法操作步骤，但基于常规或者无创造性的劳动可以包括更多或者更少的操作步骤。本实施例中列举的步骤顺序仅仅为众多步骤执行顺序中的一种方式，不代表唯一的执行顺序。在实际中的装置或客户端产品执行时，可以按照本实施例或者附图所示的方法顺序执行或者并行执行(例如并行处理器或者多线程处理的环境)。

上述实施例阐明的装置或模块，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。为了描述的方便，描述以上装置时以功能分为各种模块分别描述。在实施本申请时可以把各模块的功能在同一个或多个软件和/或硬件中实现。当然，也可以将实现某功能的模块由多个子模块或子单元组合实现。

本申请中所述的方法、装置或模块可以以计算机可读程序代码方式实现控制器按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(英文：Application Specific Integrated Circuit；简称：ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内部包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

本申请所述装置中的部分模块可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构、类等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本申请可借助软件加必需的硬件的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，也可以通过数据迁移的实施过程中体现出来。该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，移动终端，服务器，或者网络设备等)执行本申请各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施方式采用递进的方式描述，各个实施方式之间相同或相似的部分互相参见即可，每个实施方式重点说明的都是与其他实施方式的不同之处。本申请的全部或者部分可用于众多通用或专用的计算机系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、移动通信终端、多处理器系统、基于微处理器的系统、可编程的电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

以上实施例仅用以说明本申请的技术方案，而非对本申请限制；尽管参照前述实施例对本申请进行了详细的说明，本领域普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请技术方案的范围。