具体实施方式

1、调制模拟信号的接收机

参照图1，耦合到无线电天线2的接收机1包括模数转换器4和用于处理数字信号样本的设备6。

无线电天线2适合于获取已经由远程发射机预先调制的模拟信号。

模数转换器4配置用于将天线2获取的调制模拟信号数字化，即，基于该模拟信号产生连续的数字信号样本流，该样本流本身被连续地被分成样本序列。

模拟转换器以预定的采样频率工作。

处理设备6包括分配器8，多个数字解调器10和重构模块(或“串行器”)12。

处理设备6还可以包括载波频率检测和/或校正模块7，其优选地布置在分配器8的上游。该检测模块7具有估算并在适用时校正中心频率误差的功能，例如通过对由模数转换器4数字化的信号进行频谱分析(该处理是本领域技术人员已知的)。

分配器8具有由模数转换器产生的样本形成样本块的功能。

分配器8因此可以包括一个或更多个用于存储信号样本和/或信号样本块的缓冲存储器，以及用于实现块的创建的处理器。

数字解调器10彼此独立，因此可以并行运行。

数字解调器10优选地是“软件”类型。换句话说，每个数字解调器包括执行单元，例如配置用于执行数字解调程序的处理器。

例如，CPU或GPU可以用作一个数字解调器10或用作一组多个数字解调器10。可以规定每个解调器配置有一个或更多个处理器；还可以规定更多的数字解调器对应于在同一个处理器共享的时间段内执行的多个并行任务。

数字解调器10可以相同或不同。

每个数字解调器10被安排为接收由分配器8形成的样本块，并从该样本块产生符号块。按照惯例，在本文中，术语“符号”隐含地指的是已解调的数字数据，而术语“样本”隐含地指的是尚未被解调的数字数据。

重构模块12被布置为接收由不同的数字解调器产生的符号块。该重构模块12的主要功能是重构传输符号的连续序列，理想地，对应于已经由发射机调制的原始信号。为此，例如重构模块12包括至少一个处理器和至少一个缓冲存储器。

2、处理调制模拟信号的方法

参照图2，接收机1执行以下步骤。

无线电天线2获取先前调制的模拟信号(步骤100)。

基于该获取的信号，模数转换器4产生连续的样本流，该样本流本身能够被分成数字信号样本序列(步骤102)。

在下文中，描述了针对该流中包含的每个样本序列执行和重复的步骤。

确定数字信号样本序列的中心频率和接收机1期望的中心频率之间的频率间隔。然后，对数字信号样本的序列进行校正以消除样本序列中的这种间隔(步骤104)。在一个实施例中，这种校正是由检测模块7中的频率转换器来进行的，在另一个实施例中，通过元数据项以及例如将PLL初始化为该值，以将该中心频率通知给数字解调器10。

该序列的样本旨在进行解调以获得符号序列。数字化功能4中的采样不一定与符号率同步，并且符号周期中包含的瞬时样本数可以在E(Ts)和E(Ts)+1之间变化，其中Ts是在样本周期中计数的符号周期，其中Ts不是整数，E表示整数部分。因此，图3示出了14个样本序列E1至E14的示例，在此基础上，通过解调仅可以获得6个参考符号S1至S6。特别地，样本E2和E3处于符号S1的周期中，并且样本E11、E12和E13处于符号S6的周期中。在此示例序列中，每个符号的平均样本数为2.33。

样本序列(在进行任何频率校正之后)被提供给分配器8。

形式上，样本序列可以被划分为索引范围从1到K的K个不同样本子序列的有序集合。按照惯例，这些索引对应于序列的读取顺序，即，索引1的子序列位于序列的开头，索引K的子序列位于序列的末尾。如果单数字解调器必须解调完整的样本序列(如下所示，在该方法中没有执行)，则该数字解调器将首先读取索引1的子序列并通过读取索引K的子序列结束。

分配器8从样本序列中形成K个样本块(步骤106)。创建的块的数量K等于随后将要使用的处理设备的数字解调器的数量。

一般来说，分配器8接收的序列的每个样本都在分配器8形成的至少一个块中找到。

对于从1到K范围内的任意i，索引i的样本块包括标头样本，随后是从分配器8接收的样本序列中获取的索引i的样本的子序列。

每个样本块的标头样本本身来自分配器8接收的样本序列。

标头样本按此顺序包括同步样本和保护样本。同步和保护样本的数量是预先确定的(下面将看到这些数量是以特定方式选择的)。

索引i的样本子序列紧随索引i的样本块中的保护样本。

有利地，对于从2到K范围内的任意i，索引i的样本块的标头样本对应于索引i-1的样本块的尾部样本。换句话说，在索引i和i-1的两个样本块之间存在重叠。这种重叠是特别有利的，因为它极大地简化了分配器8形成块的实施。

以图4中所示的示例为例，其中两个块(K＝2)是根据图3中所示的样本序列形成的。在该示例中，由分配器8形成的索引1的第一块(在图4的上部)包括九个样本E1-E9，以及由分配器8形成的索引2的第二块(在图4的下部)包括九个样本E6-14。第二样本块包括四个标头样本E6至E9，随后是来自样本序列E1-E14的五个样本的子序列E10-E14。标头样本E6-E9包含一个同步样本E6，随后是三个保护样本E7-E9。观察到根据前面描述的有利的变型实施例，由于第二样本块(索引2的)的四个标头样本E6-E9对应于第一样本块(索引1的)的四个尾部样本，因此在形成的两个样本块之间存在重叠。图4中的两条虚线示出了这种重叠。

由分配器8形成的K个块然后被发送到处理设备6的K个不同的数字解调器10。按照惯例，索引i的数字解调器称为接收索引i的样本块的解调器。

对于范围从1到K的任意i，索引i的数字解调器10实施以下步骤。

在能够产生符号之前，索引i的数字解调器10基于其作为输入接收的数字信号样本进行载波和/或符号率同步。例如，本领域技术人员已知的这种同步通过锁相环(Phase-Locked Loop，PLL)或其他任何方式如自动频率控制(Automatic Frequency Control，AFC)或如Classen-Meyr类型的估算器来实现。

索引i的数字解调器10在处理期间可以在索引i的样本块中识别出两个连续的周期:

·采集周期，在此期间由解调器10所执行的载波和/或符号率同步尚未生效，并且在此期间解调器10消耗索引i的样本块的样本，但解调器没有生成正确的符号；

·持续周期，从检测到同步有效时开始，在此期间解调器10消耗索引i的样本块的其他样本作为输入，并产生符号作为输出。

在采集周期期间，索引i的数字解调器10通过消耗标头样本开始，特别是同步样本。

选择索引i的样本块的同步样本数以使同步在索引i的数字解调器10开始消耗索引i的样本子序列之前有效，换句话说采集周期结束，索引i的样本子序列位于标头样本之后的块中以产生符号。这就有可能避免原始信号的某些符号由于索引i的该子序列的某些样本在采集周期内被解调器消耗的事实而丢失或错误。

因此，该同步样本数对于分配器8是已知的，并且由分配器8使用以形成索引i的样本块。该同步样本数可以在其开始之前存储在分配器8的存储器中。分配器8可以根据天线2接收的模拟信号适时修改该数目。

为了确定同步样本数，例如在通过二阶PLL同步的情况下，本领域技术人员可以进行如下：本领域技术人员定义可用频率的环路带ω_n与接收机1输入端的频率的最大期望变化和期望信噪比(Signal-To-Noise Ratio，SNR)兼容。然后，采集时间为2π/ω_n，其中ω_n取决于符号率(是百分比)。然后可以按照发送的符号数来计算标头。令Nse为发送的符号数。在振荡频率漂移、多普勒效应等导致的呈发射机与接收机时钟之比P的形式的频率差，使得能够从中推导出接收时的速率RS的不确定性P*RS，并且能够从中推导出在接收Ne时的样本数的标头的大小。这给出：

Ne＝E[P*Nse*过采样]+1

其中“过采样”是整数过采样因子。

就其本身而言，同步样本足以避免由于采集周期不可避免地存在而引起的符号损失。但是，另一种现象会导致遗漏任何数字解调器都不会产生的符号。这是一个间隔的问题，考虑到数字解调器一旦锁定，就需要最少数量的连续样本来计算符号这一事实。根据其相对于采样周期的相对位置，该数量可以改变，在所有情况下用L表示该最大长度。

为了纠正这个问题，选择保护样本数以确保在去除同步样本之后，在至少一个块i中存在L个样本的任意连续组。这使得能够确保没有符号需要使用同步样本来生成。

保护样本数与同步样本数一样，对于分配器8是已知的，并由分配器8使用以形成样本块(标头样本数是同步样本数与保护样本数之和)。在使用之前，保护样本数可以存储在分配器8的存储器中。分配器8可以根据天线接收的模拟信号适时来修改该数目。

为了确定保护样本数，本领域技术人员可以进行如下：最分数量为L-1，其中L是考虑到解调器串联中使用的所有滤波器的最长等效滤波器的大小。在最简单的解调器中，L＝E(Ts)+1，即滤波器至少等于符号持续时间。

解调器提供样本序列作为输出，直到所有样本被一直消耗到块的末尾为止。对于符号序列的起始设想了三个实施例。在第一实施例中，数字解调器10从开始消耗块的样本时生成符号，包括在采集周期内，但是在这种情况下，受次优误差概率影响所生成的第一符号不会被使用。在第二实施例中，数字解调器仅在持续周期内而不是在采集周期内生成符号；在这种情况下，生成的符号是可用的，但是第一个符号的位置相对于块的起始是随机的。在第三实施例中，其作为优选实施例(随后将被称为“静默标头(silent header)”实施例)，数字解调器10从标头被消耗后到达子序列的时刻起生成符号。在后一种情况下，所有符号都是正确的而且将第一生成的符号的位置不确定性减小到最低。仅当数字解调器知道标头样本的数量时，后一实施例才是可能的。

然而，有可能让索引i的数字解调器10处理索引i的样本块，无需知道它所包含的同步或保护样本数。在一种变型中，数字解调器10启动之前，以与分配器8相同的方式配置这两个值。在优选的另一变型中，分配器8将其发送给它们的块的大小通知不同的解调器。因此，分配器8不仅生成K个样本块，还生成与其相关的K个元数据集，与索引i的样本块相关的每个元数据集包含以下大小中的至少一个：

·索引i的样本块的同步样本数；

·索引i的样本块的保护样本数；

·索引i的样本块的标头样本数(前两个数的和)；

·索引i的子序列的样本数；

·索引i的样本块的样本总数(前两个数字的和)。

在此规定，解调器可以对块的样本进行计数，以使后者的信息项可以被解调器知道而无需发送给解调器。但是，如果不希望解调器要求使用其他操作来建立该数据，则只有在该块中的样本被消耗后，这项数据才能被知道。

因此，如果由于任何原因由索引i的数字解调器10执行的同步消耗了索引i的样本，并且尽管在索引i的样本块中存在标头样本该同步仍然进行，则数字解调器10由于这些元数据而具有检测到这种有问题的情况的可能性，并在这种情况下实施适当的行动(发送警报信号，停止数字解调器10等)。为了执行这种检测，数字解调器10可以简单地对它接收到的索引i的样本块中所消耗的样本进行计数，一旦同步有效，将这个计数的样本数与由元数据中的分配器8或通过初始配置提供给它的同步样本数进行比较。

同样，在静默标头实施例中，解调器在到达子序列的第一样本之前不会生成任何符号，即在消耗完所有标头样本以及紧随其后的一个样本之后。这次，为了实现这种布置，如果所消耗的样本数量尚未达到在添加单元后元数据中的分配器8(或通过初始值)提供给其的标头样本的数量，则解调器将取消刚刚计算的任何符号。因此，这保证了将使用最多L个最终样本来计算任何生成的符号，这些样本将不会从保护之前的同步样本中得出。

分配器8还可以通过提供元数据编号索引来通知数字解调器10，例如：

·分配器的布置顺序中的块数；

·块的第一样本序列中的顺序编号；

·子序列的第一样本序列中的顺序编号(标头之后)。

这些组合数据中的一些使得可能通过减法来推断出标头或块的大小，从而节省这些元数据的发送。如将在下面看到的，这些编号元数据允许数字解调器10形成重构模块12使用的元数据。

分配器8可以容易地将其他数据提供给元数据中的数字解调器10，例如数字信号样本序列的中心频率，以使它们可以预先定位其本机振荡器以允许载波同步的快速采集。

通过应用上面描述的原理，所使用的K个数字解调器10基于它们已经接收的K个样本块来生成K个符号块。

图5示出了基于图4所示(K＝2)的样本块获得的符号块。第一解调器(索引1的)已经生成了包括符号S2到S4的第一符号块，且第二解调器(索引2的)已经生成了包括符号S4到S6的第二符号块。

然后，K个符号块被发送到重构模块12。

重构模块12通过将它们对应于子序列出现在由模数转换器4提供的样本序列中的顺序的顺序相互组装来重构来自这K个符号块的输出信号。

为了使重构模块12服从符号块组装的特定顺序，可以规定在处理设备6的数字解调器10之间建立固定顺序的关系。在这种情况下，它足以使重构模块12知道哪个数字解调器10已经产生了符号块，从而从中推导出它相对于其他符号块的顺序。可以通过不同数字解调器10与重构模块12的不同输入端口之间的独立链路来建立该知识。在一种变型中，可以规定重构模块12从分配器8接收顺序数据，使得推导由数字解调器产生的不同符号块的组装顺序。最终，数字解调器10可以使用它们自己从分配模块接收到的顺序编号元数据，将元数据依次发送回重构模块。

这在输出信号中给出来自索引1的符号块的符号序列，随后是来自索引2的符号块的符号序列，……，一直到来自索引K的符号块的符号序列。

在最佳情况下，连续索引i-1和i的两个符号块没有共同的符号。在这种情况下，这两个连续的符号块在输出信号的重构期间被简单地连接在一起。

然而，在索引i-1的样本块的基础上由索引i-1的数字解调器10最后产生的符号和从索引i的样本块中的由索引i的数字解调器10首先产生的符号之间可能存在一些符号的冗余。因此，在图5所示的示例中，由第一数字解调器10产生的最终符号(最后符号)和由第二数字解调器产生的初始符号(第一符号)都是符号S4。

这就是为什么重构模块12优选地执行检测索引i-1的块的最后符号与索引i的块的第一符号之间的任何冗余的步骤的原因。当符号冗余时，重构模块12仅保留输出信号中的两个符号中的一个并消除另一个。

在一个实施例中，数字解调器10不限于产生符号块，而且产生元数据，使其有可能帮助重构模块12成功地完成该符号冗余检测步骤，而不是寻求直接比较这些符号。

因此，索引i-1的数字解调器10确定分数位置，使它能够定位与索引i-1的块中的样本有关的最终符号。如先前所见，符号与样本不同步：因此符号的最佳采样时间通常与样本的时间不一致。因此该样本位置可以是一对定义一个分数，其中：

·是整数部分，表示紧接在最终符号的最佳采样时间之前的最后样本数。典型地，所讨论的样本可以是索引i-1的样本块的尾部样本，其对应于索引i的样本块的保护样本之一。

·是间隔[0，1[相对于采样周期的分数部分的值。该分数部分测量例如紧接在最终符号的最佳采样时间之前的样本的开始时刻与最终符号本身的最佳采样时间之间的相对间隔。该值由解调器的同步环路计算。

在图3至图5的示例中，是参考样本E6和样本E7之间的间隔(样本数)，其是在第一样本块生成最终符号之前的最后样本。而且，最终符号的最佳采样时间位于样本E7开始时和随后的样本E8的大约中间位置。这就是在这种情况下第一解调器达到以下值的原因：

以相同的方式，索引i的数字解调器10确定分数的位置，使它能够定位与索引i的块中的样本相关的符号。这个分数样本位置可以是一对定义一个分数，其中：

·是整数部分，表示紧接在初始符号的最佳采样时间之前的样本数。典型地，所讨论的样本可以是索引i的样本块的保护样本之一。

·是间隔[0，1[相对于采样周期的分数部分的值。该分数部分测量紧接在初始符号的最佳采样时间之前的样本的开始时刻与初始符号本身的最佳采样时间之间的相对间隔。该值由解调器的同步环路计算。

在图3至图5的示例中，是参考样本E7和样本E8之间的间隔(样本数)，这是索引1的解调器使用的第一样本，一旦同步有效，生成索引2的符号块的初始符号。而且，初始符号的最佳采样时间大约位于比随后的样本E8更接近样本E7的位置。这就是在这种情况下第二解调器达到以下值的原因：

通过索引i的数字解调器10将与样本的顺序编号相关的具有分数部分和的位置发送到重构模块12。

重构模块12基于在具有所提供的分数部分的符号的两个中心位置之间的间隔，分别对索引i-1和i的符号块之间的任何冗余执行检测。

只要同步率在这些符号附近的块i和i-1上的两个数字解调器中有效，则两个分数时间之间的差就必然接近符号周期Ts的整数值：与Ts相比，影响此等式的误差很小。通过非常简单地识别与每个k值相关的间隔(例如，可以将位置不确定性阈值设置为1，如Ts>2时服从奈奎斯特采样定理)，就可能确定该值而不产生模糊度，即，块i-1的最末符号和块i的开始符号间隔的周期数。如果k严格大于1，则这是因为两个块之间的符号被省略了。可能会触发警报，因为这意味着符号不能被解调，原因可能是解调器i发生了同步错误，这阻止了其及时提供符号。如果k的值为1，则块i的第一符号紧随块i-1的最后符号，并且可以将块i的符号序列直接连接在块i-1的那些符号之后。如果k的值为零或为负，则涉及一个或更多个冗余符号，数量为1-k。因此，建议在连接它们之前在两个序列中的一个上将其消除。

在产生所述静默标头的过程中，其中数字解调器10仅在开始消耗子序列中的样本之后才生成符号，然后k的值只能是0或1，即没有或只有一个冗余符号。

因此，在连接两个符号块之前，冗余符号被删除。由于|(1+0.48)-(1+0.38)|＝0.1＜1，第二种情况是图3至图5所示的示例。因此，一个符号是冗余的且符号S4在索引2的符号块的开头或索引1的符号块的末尾处被消除。

优选地，在输出信号中保留的两个冗余符号不是由重构模块12随机选择的。作为默认，在第一实施例中，序列i的符号将被删除以有利于序列i-1的那些符号。该实施例优于相反的实施例，因为在块i上的同步的残余相位误差更有可能比块i-1的大，这是因为采集是较新的。因此，这些符号可能会受到较高的错误概率的影响。

在第二实施例中，索引i-1的数字解调器10估算与其生成的最终符号相关联的信噪比，索引i的数字解调器10估算与其生成的初始符号相关联的信噪比。然后，这些信噪比被发送到重构模块12。在有冗余的情况下，重构模块12将保留由索引i-1和i的解调器提供给它的两个信噪比中与最高信噪比相关的冗余的符号或符号在输出信号中。

在第三实施例中，索引i的数字解调器10检查其在第一周期内(直到同步生效为止，到可以产生符号时)已消耗的样本的数量。如果在同步生效之前索引i的数字解调器10消耗了所有同步样本，则索引i的数字解调器10生成的最终符号被消除。否则，包括在输出信号中的索引i的数字解调器10产生的初始符号和索引i-1的数字解调器10产生的最终符号被消除。

以本身已知的方式，与大多数涉及该相位的调制方案相关联的星座图通过旋转一圈的一部分而不变。这导致解调器输出的相位模糊度为2π/M，其中M是模糊度的阶数(例如，对于BPSK为2，对于QPSK为4)。在连续工作的常规解调器中，由于同步字或通过差分编码而消除了该相位模糊度。然而，在处理设备6中，使用这样的同步字将需要使不同的解调器10彼此通信，这是不可接受的解决方案，因为它将使不同的解调器10彼此依赖。

在所有情况下，在采集周期中，解调器10随机锁定在不同的相位状态上，这导致由这些解调器产生的不同符号块的星座之间的相位旋转的不确定。为了消除此模糊，解调器可识别的参考相位被间隔开，例如值得注意的已知序列(同步字)的第一(或最后或第n个)符号。

在没有同步字的情况下，至少要求不同的解调器10能够识别它们相对的相位状态，这将允许重构模块12在消除模糊之前校正该差异。这就是为什么当无线电天线获取到的信号被具有相位模糊度的星座调制时，索引i的数字解调器10估算与其同步算法的本地振荡器相关联的载波的相位并有利地将其与元数据一起发送给重构模块12。在索引i的数字解调器10实现PLL的情况下，该相位是该PLL的数控振荡(Numerically ControlledOscillation，NCO)的相位。为了使重构模块能够校正两个连续块之间的相位旋转，这样就足以在块i-1和块i中在两个相同的时间测量相位。因此，以每个块为例，在对应于的最后保护样本和该块的最后样本的时间发送同步载波的相位值是必要的。

块i-1的最后样本与块i标头的最后样本相同。对于已建立的规则，用于块i-1和块i的解调器10的载波频率的同步PLL被锁定为相同的瞬时频率，并且相位只能相差2kΠ/m，其中m是模糊阶数。如果解调器i的OL的相位为Φ_i且块i-1的解调器的相位为Φ_i-1，则必然有Φ_i-Φ_i-1≈2kΠ/m，块i的解调器解调的符号相对于块i-1经历了-2kΠ/m的旋转。因此，必须用最接近(Φ_i-Φ_i-1)/2Π的k/m来确定k的值，并对来自块i的符号执行2kΠ/m的旋转，以使其与块i-1的符号对齐。因此，重构算法仅对块0进行校正，然后从相邻块到相邻块对源自块i的符号执行旋转，该源自块i的符号所执行的旋转累加了对先前来自块i-1的符号以2kΠ/m执行的相位旋转，最接近Φ_i-Φ_i-1的值是正如上述定义的块i的标头的最后样本与块i-1的最后样本之间的相位差。

优选地，索引i的数字解调器10生成帧，该帧不仅包含根据索引i的样本块产生的符号块，而且还包含一组元数据。这组元数据可以包括：

·该解调器产生的与样本相关的分数位置以及与最终符号相关联的信噪比。优选地，这些元数据包含在后缀中，该后缀在帧中跟随索引i的符号块。

·该解调器产生的与样本相关的分数位置以及与初始符号相关联的信噪比。优选地，这些元数据包含在前缀中，该前缀在帧中索引i的符号块之前。

·载波相位由解调器在最后保护样本时同步。

·载波相位由解调器在块的最后样本时同步。

然后将帧发送到重构模块12。因此，重构模块12基于它所接收的K个帧的内容(元数据和符号)来重构输出信号。

当然，对于连续索引i-1和i的每对符号块，由重构模块12执行的所有处理都被重复K-1次。因此，以与K-1次连接和最多K-1次相位调整的方式相同的方式，执行了对任意冗余的K-1次检测。

由模数转换器4生成的多个样本序列，可以随时间重复上述所有步骤。特别地，应当注意的是由给定的样本序列构造的索引K的符号块和由随后的样本序列构造的索引1的符号块是根据与先前描述相同的逻辑在同一个序列内组装的。

本发明不限于以上详述的实施例。

因此，由分配器8形成的K个样本块可以是相同或不同的大小，具有相同或不同数量的同步样本，并且具有相同或不同数量的保护样本。

在一个变型实施例中，由解调器提供给重构模块的元数据可以在稍微移位的时间甚至在随时间变化的情况下计算，只要它们在起始元数据的标头的末尾和终止元数据的任意块的末尾被计算，变化范围可以是几个符号周期。在这种情况下，重要的是元数据的每一项上都要附带确切的时间戳(精确到样本分数)。然后，想要利用它们的重构模块必须完成外推元数据的步骤，以使它们对于两个连续块在相同时间一致。例如，同步OL的载波频率由于其缓慢变化而通过外推法保留，该载波的相位通过使用载波频率作为随时间变化的斜率的线性公式外推，符号中心的位置可以通过增加或减少一个符号周期将其移至相邻符号(这是重构模块已知的)。

除采样率(即样本序列中的顺序编号和相对分数部分)以外，还可以使用另一个时基来对样本和元数据进行时间戳。然后，来自解调器的元数据在该时基中伴随其时间戳。

这种方法使设想使用来自不同硬件项目的样本块成为可能，这些样本块已在同一时基进行了远程同步。特别地，在另一种操作模式中，作为输入传送到分配器8的数字信号样本的序列已经可以由多个独立的模数转换器基于先前由不同无线电天线获取的相同调制模拟信号来产生。

3、测试结果

用装备有两个频率运行为2.00GHz的Intel Xeon 5130处理器的处理设备对上述方法进行了测试。使用单数字解调器，可以达到10Mbit/s的吞吐率。但是，通过添加与第一个数字解调器并行的第二数字解调器，吞吐率升高并达到16Mbits/s(与样本总数的1/10有重叠)。

在装备有运行频率为3.10GHz的Intel Xeon E3-1220-v3处理器的机器上进行了相同的测试。

参照图6，用单解调器获得的性能与用两个并行的解调器获得的性能之比为1.6。通过进一步增加解调器的数量，该比率变得更加显著。