具体实施方式

减少存储器装置的功耗量可具有一或多个优点。例如，减少功耗量可延长电池供电装置的电池寿命。可使存储器装置减少功率的一种方法可为存储器装置使存储器装置内的不同组件彼此独立地激活或取消激活。在组件不使用时取消激活组件可使存储器装置能够节省功率且因此减少功耗。为实现独立激活及取消激活，存储器装置可包含多个本地功率域(LPD)，其中每一LPD对一或多个组件提供功率，且LPD可彼此独立地激活及取消激活。

为节省功率，用于存储器阵列的存储体的行逻辑电路系统可在存储体处于作用状态时作用，否则为非作用(例如，在存储器装置处于断电状态或存储体处于待机状态时)。举例来说，用于行逻辑电路系统的LPD可响应于用于存储体或其存储器单元的激活命令而接通(例如通电、激活)(例如，与在存储器装置或存储器阵列处于待机状态时接通(作用)相反，或另外或替代地每当存储器装置或存储器阵列不处于断电(例如低功率)状态时)。随后，用于行逻辑电路系统的LPD可响应于用于存储体的对应预充电命令而关断(例如断电、取消激活)。

另外或替代地，为节省功率，用于存储器阵列的存储体的错误校正码(ECC)电路系统可在存储体的写入或读取周期期间作用，否则可为非作用的。举例来说，用于ECC电路系统的LPD可响应于用于存储体或其存储器单元的存取命令(例如写入命令或读取命令)而接通(例如通电、激活)(例如，与每当存储体作用时接通(作用)相反，或另外或替代地，响应于用于存储体或其存储器单元的激活命令且因此在存取命令之前)。随后，用于ECC电路系统的LPD可响应于用于存储体的对应预充电命令而关断(例如断电、取消激活)。

本公开的特征首先在参考图1到2描述的存储器系统及裸片的背景下描述。本公开的特征在参考图3到5B描述的低功率域电路、存储器装置架构及信令图的背景下描述。本公开的这些及其它特征通过参考图6到9描述的与用于存储器装置的命令触发功率门控相关的设备图及流程图来进一步说明且参考所述设备图及流程图来描述。

图1说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的系统100的实例。系统100可包含主机装置105、存储器装置110及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如存储器装置110)的背景下描述。

系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或类似者的方面。存储器装置110可为系统的组件，其可操作以存储用于系统100的一或多个其它组件的数据。

系统100的至少部分可为主机装置105的实例。主机装置105可为装置内的处理器或其它电路系统的实例，其使用存储器来执行过程，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或一些其它固定或便携式电子装置及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。

存储器装置110可为独立装置或组件，其可操作以提供可由系统100使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可经配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：用于调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105及存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。

存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置的组件可使用总线135彼此耦合。

处理器125可操作以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或单芯片系统(SoC)及其它实例的实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的一部分。

BIOS组件130可为包含作为固件操作的BIOS的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如一或多个网格、一或多个存储体、一或多个瓦片、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。在一些情况中，存储器装置110可包含各自对存储器装置的子集(例如一或多个组件)提供功率且存储器装置110可独立地激活或取消激活的LPD。例如，存储器装置110可包含用于与存储器阵列170耦合的ECC电路系统的第一LPD、用于与存储器阵列170耦合的行逻辑电路系统的第二LPD、用于与存储器阵列170耦合的列逻辑电路系统及/或列选择缓冲器的第三LPD等等。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120、或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，来自外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调接收信号的解码器、用于编码或调制待传输信号的编码器或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的描述操作的各种其它电路或控制器。

外部存储器控制器120可操作以能够在系统100或主机装置105的组件(例如处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或其在本文描述的功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或其在本文描述的功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以充当信道的部分。

信道115(及相关联信号路径及端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令及地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192或其组合。在一些实例中，信令可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令通过信道115传送。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)寄存信号的两个调制符号(例如信号电平)。

在一些实例中，CA信道186可操作以在主机装置105与存储器装置110之间传送命令，其包含与命令相关联的控制信息(例如地址信息)。举例来说，由CA信道186载送的命令可包含具有期望数据的地址的读取命令。在一些实例中，CA信道186可包含任何数量的信号路径以解码地址或命令数据中的一或多者(例如八个或九个信号路径)。

在一些情况中，激活命令可由存储器装置110通过CA信道186接收。响应于激活命令，存储器装置110可激活存储器阵列170的存储体且打开存储体内的行(例如，激活字线)。当被激活时，存储体可被认为处于作用模式。在一些情况中，预充电命令可由存储器装置110通过CA信道186接收。响应于预充电命令，存储器装置110可关闭打开行(例如，取消激活先前激活字线)且取消激活包含关闭行的存储体。当被取消激活时，存储体可被认为处于待机(例如空闲)模式。在接收用于行的激活命令与预充电命令之间，存取(例如读取或写入)命令可由存储器装置110通过CA信道186接收。存储器装置可响应于存取命令而执行对应存取操作(例如，可响应于读取命令而从打开行的一或多个单元读取数据，可响应于写入命令而将数据写入到打开行的一或多个单元)。在一些情况中，存储器装置可通过CA信道186接收断电及通电(例如断电退出)命令，且可响应于此断电及通电命令而将存储器阵列170或其存储体转变成一或多个断电(例如低功率)模式或转变出一或多个断电(例如低功率)模式。当存储体或包含存储体的实体(例如存储器170或存储器装置110)处于断电模式时，存储体可被认为处于断电模式。

在一些实例中，时钟信号信道188可操作以在主机装置105与存储器装置110之间传送一或多个时钟信号。每一时钟信号可操作以在高状态与低状态之间振荡，且可支持主机装置105及存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时钟信号可为单端的。在一些实例中，时钟信号可对针对存储器装置110的命令及寻址操作或针对存储器装置110的其它全系统操作提供时序参考。因此，时钟信号可被称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，系统时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管)。

在一些实例中，数据信道190可操作以在主机装置105与存储器装置110之间传送数据或控制信息中的一或多者。举例来说，数据信道190可传送写入到存储器装置110的信息(例如，双向的)或从存储器装置110读取的信息。

在一些实例中，存储器装置110可使LPD彼此独立激活及取消激活(例如，在不同或独立可配置时间)以节省功率。例如，存储器装置110可在存储体处于作用状态时激活用于存储器阵列170的存储体的行逻辑电路系统，否则可使行逻辑电路系统保持取消激活(例如，可在存储器装置110处于断电状态且存储体处于待机状态时取消激活行逻辑电路系统)。举例来说，存储器装置110可响应于接收用于存储体的激活命令而接通用于行逻辑电路系统的LPD。随后，存储器装置110可响应于接收用于存储体的对应预充电命令而关断用于行逻辑电路系统的LPD。

另外或替代地，为节省功率，存储器装置110可在存取序列的写入或读取周期内激活用于存储器阵列170的存储体的ECC电路系统，否则可使ECC电路系统保持取消激活。举例来说，存储器装置110可响应于接收用于存储体的存取命令(例如写入命令或读取命令)而接通用于ECC电路系统的LPD(例如，ECC电路系统可在存储器装置110处于断电状态，存储体处于待机状态时被取消激活，且可仅持续存储体处于作用状态的时间的一部分)。随后，存储器装置110可响应于接收用于存储体的对应预充电命令而关断用于ECC电路系统的LPD。

图2说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其各自可经编程以存储不同逻辑状态(例如，经编程为一组两个或更多个可能状态中的一者)。举例来说，存储器单元205可操作以一次存储一个信息位(例如逻辑0或逻辑1)。在一些实例中，存储器单元205(例如多电平存储器单元)可操作以一次存储超过一个信息位(例如逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。尽管本文公开的技术的方面可参考FeRAM存储器裸片的背景下的实例来描述，但应注意，一些或每一技术还可应用于其它类型的存储器或存储器裸片(例如DRAM存储器裸片)。

存储器单元205可将表示可编程状态的状态(例如极化状态或电介质电荷)存储于电容器中。在FeRAM架构中，存储器单元205可包含电容器240，其包含用于存储表示可编程状态的电荷及/或极化的铁电材料。存储器单元205可包含逻辑存储组件(例如电容器240)及切换组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与切换组件245耦合，且电容器240的第二节点可与板线220耦合。切换组件245可为晶体管或任何其它类型的开关装置的实例，其选择性建立或取消建立两个组件之间的电子通信。

存储器裸片200可包含以例如网格状图案的图案布置的存取线(例如字线210、数字线215及板线220)。存取线可为与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可被称为列线或位线。在不失理解或操作的情况下，存取线、行线、列线、字线、数字线、位线或板线或其类似者的指涉物可互换。存储器单元205可定位于字线210、数字线215及/或板线220的交叉处。

通过激活或选择例如字线210、数字线215及/或板线220的存取线，可对存储器单元205执行例如读取及写入的操作。通过加偏压于字线210、数字线215及板线220(例如，将电压施加到字线210、数字线215或板线220)，单个存储器单元205可存取于其交叉处。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。

可通过行解码器225、列解码器230及板驱动器235来控制存取存储器单元205。举例来说，行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于接收到的板地址激活板线220。

可通过激活或取消激活切换组件245来完成选择或取消选择存储器单元205。电容器240可使用切换组件245与数字线215电子通信。举例来说，当取消激活切换组件245时，电容器240可与数字线215隔离，及当激活切换组件245时，电容器240可与数字线215耦合。

字线210可为与存储器单元205电子通信的导电线，其可用于对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的切换组件245的栅极电子通信，且可操作以控制存储器单元的切换组件245。在一些架构中，字线210可与存储单元205的电容器的节点电子通信，且存储单元205可不包含切换组件。

数字线215可为将存储器单元205与感测组件250连接的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性与数字线215耦合。举例来说，存储器单元205的字线210及切换组件245可操作以选择性耦合及/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，持续不断)。

板线220可为与存储器单元205电子通信的导电线，其可用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如单元底部)电子通信。在存储器单元205的存取操作期间，板线220可与数字线215协作以加偏压于电容器240。

感测组件250可确定存储于存储器单元205的电容器240上的状态(例如极化状态或电荷)，且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可比较从存储器单元205跨越数字线215接收的信号与参考255(例如参考电压)。存储器单元205的检测到的逻辑状态可被提供为感测组件250的输出(例如，到输入/输出260)，且可对包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。

本地存储器控制器265可通过各种组件(例如行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230及板驱动器235及感测组件250中的一或多者可与本地存储器控制器265共同定位。本地存储器控制器265可操作以从一或多个不同存储器控制器(例如与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者、将命令或数据(或两者)转译为可由存储器裸片200使用的信息、对存储器裸片200执行一或多个操作及基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号及列地址信号以激活目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文论述的施加电压或电流的振幅、形状或持续时间可变化或随在操作存储器裸片200中论述的各种操作而不同。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或否则协调。本地存储器控制器265可操作以执行此处未列出的其它存取操作或与存取存储器单元205不直接相关的存储器裸片200的操作相关的其它操作。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行写入操作(例如编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。本地存储器控制器265可识别对其执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板线220(例如，将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如写入脉冲)施加到数字线215以将特定状态(例如电荷)存储于存储器单元205的电容器240中。作为写入操作的部分使用的脉冲可包含持续时间内的一或多个电压电平。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板线220(例如，将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。目标存储单元205可响应于加偏压于存取线而将信号转移到感测组件250。感测组件250可放大信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)且由此比较从存储器单元205接收的信号与参考255。基于所述比较，感测组件250可确定存储于存储单元205上的逻辑状态。

在一些实例中，存储器裸片200可包含行逻辑电路系统270。行逻辑电路系统270可例如包含控制电路系统且产生用于与操作存储器单元205的一或多行相关的存储器裸片200的方面的控制信号。在一些实例中，行逻辑电路系统270可与本地存储器控制器265耦合或包含于本地存储器控制器265中。在一些实例中，行逻辑电路系统270可与行解码器225耦合。在此类情况中，行逻辑电路系统270可包含可经由行解码器225与存储器裸片200的一或多个字线210耦合的一或多个字线驱动器。行逻辑电路系统270可经配置以控制字线驱动器致使驱动器激活或取消激活一或多个字线210。另外或替代地，行逻辑电路系统可与感测组件250耦合。在此类情况中，行逻辑电路系统270可包含与感测组件250的一或多个感测放大器耦合的控制逻辑。行逻辑电路系统270可经配置以激活或取消激活一或多个感测放大器或产生控制一或多个感测放大器的操作的时序信号。在一些实例中，行逻辑电路系统270可在存储器阵列的存储体处于作用状态时作用，否则为非作用(例如，在存储器装置处于断电状态或存储体处于待机状态时)。举例来说，用于行逻辑电路系统270的LPD可响应于用于存储体的激活命令而接通。随后，用于行逻辑电路系统270的LPD可响应于用于存储体的对应预充电命令而关断。

在一些实例中，存储器裸片200可包含ECC电路系统275。在一些实例中，ECC电路系统275可与本地存储器控制器265耦合或包含于本地存储器控制器265中。ECC电路系统275可与存储器裸片200的存储器阵列耦合(例如，经由本地存储器控制器265)。如果本地存储器控制器265接收写入命令，那么ECC电路系统275可经配置以产生写入命令指示存储于存储器阵列中的一组数据的ECC。在此类情况中，所产生的ECC可存储于存储器阵列中。替代地，如果本地存储器控制器265接收读取命令，那么ECC电路系统275可经配置以使用从存储器阵列检索且与读取命令指示从存储器阵列检索的一组数据相关联的ECC来执行错误校正程序。如本文所使用，错误校正可泛指错误检测或错误校正。ECC电路系统275可基于检索到的数据组及检索到的ECC产生第二组数据。在此类情况中，存储器裸片200可传输第二组数据。在一些实例中，ECC电路系统275可在存储器阵列的存储体的写入或读取周期期间作用，否则可为非作用。举例来说，用于ECC电路系统275的LPD可响应于用于存储体的存取命令(例如写入命令或读取命令)而接通。随后，用于ECC电路系统的LPD可响应于用于存储体的对应预充电命令而关断。

图3说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的LPD电路300的实例。应注意，本文描述的实例及技术可应用于一或多种类型的存储器阵列(例如FeRAM存储器阵列、DRAM存储器阵列)。LPD电路300可为经配置以经由被称为功率门控的技术独立于存储器装置的其它组件而支持对存储器装置内的一或多个组件供电且选择性激活或取消激活存储器装置内的一或多个组件的电路。由相同LPD电路300供电且使用相同LPD电路300选择性激活或取消激活的组件可被称为LPD或在LPD内。功率门控可涉及LPD电路300选择性切断到一或多个组件的电流。在一个实例中，第一LPD电路300可用于激活或取消激活行逻辑电路系统(例如参考图2描述的行逻辑电路系统270)，第二LPD电路300可用于激活或取消激活ECC电路系统(例如参考图2描述的ECC电路系统275)，且第三LPD电路300可用于激活或取消激活列逻辑电路系统及/或列选择缓冲器。

LPD电路300可包含第一节点305及第二节点310。第一节点305可与第一功率门控开关315及电路系统325耦合。第一功率门控开关315可包含一或多个晶体管(例如一或多个正沟道金属氧化物半导体(PMOS)晶体管)且可与电压供应器耦合。第二节点310可与第二功率门控开关320及电路系统325耦合。第二功率门控开关320可包含一或多个晶体管(例如一或多个负沟道金属氧化物半导体(NMOS)晶体管)且可与接地耦合。电路系统325可包含经配置以与第一节点305及第二节点310耦合且由第一节点305及第二节点310供电的任何电路系统。电路系统325可表示LPD内对应于LPD电路300的存储器装置110的一或多个组件。

在一些实例中，LPD电路300可经操作以从激活电路系统325(例如，处于作用或接通状态，其可被称为LPD接通)切换到取消激活电路系统325(例如，处于非作用或关断状态，其可被称为LPD关断)，或反之亦然。当电路系统325处于作用状态(激活)时，第一功率门控开关315可被激活(例如接通、导电)，其可基于与第一功率门控开关315耦合的电压供应器(例如正供应器)对第一节点305供应电压。另外，第二功率门控开关320可被激活，其可基于与第二功率门控开关320耦合的电压供应器(例如接地或负供应器)对第二节点310供应电压。将这些电压提供到第一节点305及第二节点310可将电路系统325配置为通电且处于作用状态。当电路系统325处于非作用状态(取消激活)时，第一功率门控开关315或第二功率门控开关320中的一或多者可被取消激活(例如关断、不导电)，因此将电路系统325与第一功率门控开关315耦合的电压供应器或与第二功率门控开关320耦合的电压供应器中的一或多者隔离。

操作LPD电路300以从电路系统325作用切换到电路系统325非作用或反之亦然的时序可取决于电路系统325的功能。例如，如果电路系统325是行逻辑电路系统(例如参考图2描述的行逻辑电路系统270)，那么LPD电路300可经操作以在存储器阵列的存储体从待机状态切换到作用状态时激活电路系统325，否则使电路系统325维持非作用(取消激活)状态。然而，如果电路系统325是ECC电路系统(例如参考图2描述的ECC电路系统275)，那么LPD电路300可经操作以在存取序列的读取或写入周期期间激活电路系统325，否则使电路系统325维持非作用(取消激活)状态。

关断功率门控开关315及功率门控开关320以将电路系统325置于非作用模式可具有一或多个优点。例如，与电路系统325的晶体管或其它组件相比，功率门控开关315及功率门控开关320可在处于关断状态时具有更低泄漏。在一些情况中，与电路系统325的晶体管或其它组件相比，功率门控开关315及功率门控开关320可在物理上更大(例如更厚栅极氧化物)或具有更高阈值电压。因此，通过将第一节点305及第二节点310与对应电力供应器隔离，功率门控开关315及功率门控开关320可减轻电路系统325原本可能泄漏的电流量。

图4说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的存储器装置架构400的实例。应注意，本文描述的实例及技术可应用于一或多种类型的存储器阵列(例如FeRAM存储器阵列、DRAM存储器阵列)。存储器装置架构400可表示存储器裸片402(其可为存储器裸片160或存储器裸片200的实例)的一或多个组件。存储器阵列405可为参考图1描述的存储器阵列170的或参考图2描述的存储器阵列的实例。行逻辑组件415可为参考图2描述的行逻辑电路系统270的实例，且ECC组件410可为参考图2描述的ECC电路系统275的实例。

存储器装置架构400可包含存储器阵列405。存储器阵列405可包含与相应行线(例如字线210)及相应列线(例如数字线215)耦合的存储器单元(例如存储器单元205)。存储器阵列405可操作以存储数据(例如，如果包含存储器阵列405的存储器装置接收写入命令)或检索数据(例如，如果包含存储器阵列405的存储器装置接收读取命令)。

存储器装置架构400可包含ECC组件410，其可为参考图2描述的ECC电路系统275的方面的实例。ECC组件410可与存储器阵列405耦合。当包含存储器阵列405的存储器装置接收写入命令时，ECC组件410可经配置以产生写入命令指示存储于存储器阵列405中的一组数据的ECC。在此类情况中，所产生的ECC可存储于存储器阵列405中。替代地，如果包含存储器阵列405的存储器装置接收读取命令，那么ECC组件410可经配置以使用从存储器阵列405检索的ECC来执行错误校正程序。检索到的ECC可与读取命令指示从存储器阵列405检索的第一组数据相关联。ECC组件410可基于检索到的数据组及检索到的ECC产生第二组数据。在此类情况中，存储器装置可传输第二组数据(例如，到主机装置105)。

存储器装置架构400可包含行逻辑组件415，其可为参考图2描述的行逻辑电路系统270的方面的实例。行逻辑组件415可与存储器阵列405耦合。行逻辑组件415可包含或经配置以控制可与存储器阵列405的一或多个行线耦合的一或多个行线驱动器(例如字线驱动器)的操作。行线驱动器可经配置以经由行线驱动器激活或取消激活一或多个行线。另外或替代地，行逻辑组件415可包含与用于存储器阵列405的一或多个感测放大器耦合的控制逻辑。在此类情况中，行逻辑组件415可经配置以激活或取消激活或以其它方式控制一或多个感测放大器。

存储器装置架构400可包含列逻辑组件420及列选择缓冲器425。列逻辑组件420及列选择缓冲器425可与存储器阵列405耦合。

在一些实例中，包含存储器阵列405的存储器装置可支持一或多个断电模式(模式可替代地称为状态)。当在断电模式下操作时，存储器装置内的一些或所有LPD可被取消激活。当不在断电模式下时，存储器阵列405或存储器阵列405的存储体可在作用状态或待机状态(其可替代地称为空闲状态)下操作。与存储体相关联的不同LPD可以各种组合作用或非作用，这取决于存储体是处于作用状态还是待机状态。在一些情况中，存储体可响应于用于存储体或其中的存储器单元的激活命令而切换为作用状态，及存储体可响应于用于存储体或其存储器单元的预充电命令而切换为待机状态，只要存储体或存储器阵列405不处于断电模式。

在一些实例中，存储器装置架构的一或多个组件可使用LPD独立地激活或取消激活(例如，如参考图3描述)。例如，列逻辑组件420及列选择缓冲器425可在第一LPD 430内；行逻辑组件415可在第二LPD 435内；且ECC组件410可在第三LPD 440内。因此，ECC组件410及行逻辑组件415可各自独立于彼此且也独立于列逻辑组件420及列选择缓冲器425而激活或取消激活。

在一些实例中，列逻辑组件420及列选择缓冲器可在存储器阵列405的存储体处于作用状态时作用，否则可为非作用(例如，可在包含存储器阵列405的存储器装置处于断电状态或存储体处于待机状态时非作用)。因此，第一LPD 430可响应于用于存储体的激活命令而接通，且随后可响应于用于存储体的对应预充电命令而关断。

在一些实例中，行逻辑组件415可在存储器阵列的存储体处于作用状态时作用，否则可为非作用(例如，可在包含存储器阵列405的存储器装置处于断电状态或存储体处于待机状态时非作用)。因此，第二LPD 435可响应于用于存储体的激活命令而接通，且随后可响应于用于存储体的对应预充电命令而关断。

在一些实例中，ECC组件410可在存储器阵列405的存储体的存取序列的写入或读取(例如存储器阵列405的存储体在其期间处于作用状态的时间周期的子集)期间作用，否则可为非作用。举例来说，用于ECC电路系统275的第三LPD 440可响应于用于存储体的存取命令(例如写入命令或读取命令)而接通。随后，用于ECC电路系统的第三LPD 440可响应于用于存储体的对应预充电命令而关断。

图5A及5B说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的信令图500-a及500-b的实例。应注意，本文描述的实例及技术可应用于一或多种类型的存储器阵列(例如FeRAM存储器阵列、DRAM存储器阵列)。信令图500-a可描绘与行逻辑组件415何时被激活且随后被取消激活相关联的信令。类似地，信令图500-b可描绘与ECC组件410何时被激活且随后被取消激活相关联的信令。

图5A描绘时钟信令505-a、存储体信令510及LPD信令515-a。时钟信令505-a可为参考图1描述的CK信令188的实例。存储体信令510可表示指示存储器阵列405的存储体的状态的信令。例如，在时间520-f之前，存储体信令510可具有指示存储体处于待机状态的低值。在时间520-f之后，存储体信令510可具有指示存储体处于作用状态的高值。LPD信令515-a可表示指示第二LPD 435的状态的信令。例如，在时间520-d之前，LPD信令515-a可具有指示第二LPD 435的LPD电路(例如LPD电路300)切断来自行逻辑组件415的电流(例如，且因此行逻辑组件415将被激活)的低值。在时间520-f，LPD信令515-a可具有指示第二LPD 435的LPD电路将电流提供到行逻辑组件415(例如，且因此行逻辑组件415将被取消激活)的高值。

在时间520-a到520-b之间(例如一个时钟循环)，包含存储器阵列405的存储器装置可接收第一激活命令。在时间520-b到520-e之间(例如一个时钟循环)，存储器装置可接收第二激活命令。在一些情况中，第一激活命令可包含用于一或多个存储器单元(例如，用于一行存储器单元)的地址的第一部分，且第二激活命令可包含地址的第二部分。时间520-c到520-d之间的间隔可表示从时钟信令505-a的下降边缘到LPD信令515-a从低值切换到高值的时间的延时。

在接收第二激活命令之后，存储体可从待机状态切换到作用状态。这可发生在存储体作用延时间隔525期间，存储体作用延时间隔525可从时间520-c跨越到时间520-f。因此，对于在520-f之前激活的行逻辑组件415，行逻辑组件415可在LPD唤醒裕度530内激活，且因此在时间520-d之后且时间520-f之前的任何时间激活。在时间520-f，存储体信令510可从低值切换到高值。

在时间520-g到时间520-h之间(例如一个时钟循环)，存储器装置可接收预充电命令。在接收预充电命令(例如，具有相对于其的一些延迟)之后，LPD信令515-a可从高值切换到低值。因此，在LPD信令515-a从高值切换到低值之后，行逻辑组件415可被取消激活。

通过以此方式激活及取消激活行逻辑组件415，存储器装置可节省功率。例如，如本文公开，激活行逻辑组件415的总持续时间可小于在一些装置中，例如其中仅在断电模式期间取消激活行逻辑组件415的一些装置。行逻辑组件415可在取消激活状态下消耗较少功率。因此，行逻辑组件415可根据本文描述的方法消耗较少功率。

图5B描绘时钟信令505-b、LPD信令515-b及内部信令517(例如列冗余信令)。时钟信令505-b可为参考图1描述的CK信令188的实例。LPD信令515-b可表示指示第三LPD 440的状态的信令。例如，在时间535-e之前，LPD信令515-b可具有指示第三LPD 440的LPD电路(例如LPD电路300)切断来自ECC组件410的电流(例如，且因此ECC组件410将被激活)的低值。在时间535-g，LPD信令515-b可具有指示第三LPD 440的LPD电路将电流提供到ECC组件410(例如，且因此ECC组件410将被取消激活)的高值。内部信令517可表示指示存储器阵列405的存储体是否在读取或写入周期内的信令。例如，在时间535-g之前，内部信令517可具有指示存储体不在读取或写入周期内的低值。在时间535-g之后，内部信令517可具有指示存储体在读取或写入周期内的高值。

在时间535-a到535-b之间(例如一个时钟周期)，包含存储器阵列405的存储器装置可接收激活命令。在稍后时间，在时间535-c到535-f之间(例如一个时钟周期)，存储器装置可接收存取命令(例如读取命令或写入命令)。在时间535-b到时间535-c之间，列逻辑组件420及列选择缓冲器425可被激活。另外，响应于激活命令(例如，在时间535-b到时间535-c之间)，存储器阵列405的存储体可从待机状态切换到作用状态。时间535-d到535-e之间的间隔可表示从时钟信令505-b的下降边缘到LPD信令515-b从低值切换到高值的时间的延时。

在接收存取命令之后，存储体可在从时间535-f跨越到时间535-g的间隔内准备存取(例如读取或写入)周期。因此，对于在535-g之前激活的ECC组件410，ECC组件410可在LPD唤醒裕度540内激活，且因此在535-e之后且时间535-g之前的任何时间激活。在时间535-g，内部信令517可从低值切换到高值。

在时间535-h到时间535-i之间(例如一个时钟循环)，存储器装置可接收预充电命令。在接收预充电命令(例如，具有相对于其的一些延迟)之后，LPD信令515-b可从高值切换到低值。因此，在LPD信令515-b从高值切换到低值之后，ECC组件410可被取消激活。

通过以此方式激活及取消激活ECC组件410，存储器装置可节省功率。例如，如本文公开，激活ECC组件410的总持续时间可小于在一些装置中，例如其中ECC组件410可响应于激活命令而激活的一些装置(例如，在时间535-a到时间535-b之间)，且因此在比响应于存取命令而激活的时间早的时间。ECC组件410可在取消激活状态下消耗较少功率。因此，ECC组件410可根据本文描述的方法消耗较少功率。

图6展示根据本文公开的实例的支持用于存储器装置的命令触发功率门控的存储器装置605的框图600。存储器装置605可为参考图1到5B描述的存储器装置的方面的实例。存储器装置605可包含命令接收器610、行逻辑激活组件615、存储体激活组件620、存取组件625及存储器阵列操作组件630。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。

命令接收器610可在包含存储器阵列的存储器装置处接收激活命令。在一些实例中，命令接收器610可在激活命令之前接收第二激活命令。在一些实例中，命令接收器610可在存储器装置处接收预充电命令。

行逻辑激活组件615可响应于接收激活命令而激活与存储器阵列耦合的行逻辑电路系统。在一些实例中，行逻辑激活组件615可响应于接收预充电命令而取消激活行逻辑电路系统。在一些实例中，行逻辑电路系统响应于接收激活命令及第二激活命令而激活。在一些情况中，行逻辑电路系统基于相对于时钟信号的边缘的延时而激活，其中边缘与接收激活命令同时发生。在一些情况中，边缘是时钟信号的下降边缘。

存储体激活组件620可响应于接收激活命令而在激活行逻辑电路系统之后激活存储器阵列的存储体。

存取组件625可在激活存储体及行逻辑电路系统之后对存储体内的一或多个存储器单元执行存取操作。

在一些实例中，存储器阵列操作组件630可在接收激活命令之前在待机模式下操作存储器阵列，其中在存储器阵列处于待机模式时取消激活行逻辑电路系统，且其中在存储器装置接收激活命令时取消激活行逻辑电路系统。

在一些实例中，存储器阵列操作组件630可在接收激活命令之前在断电模式下操作存储器阵列，其中在存储器阵列处于断电模式时取消激活行逻辑电路系统，且其中在存储器装置接收激活命令时取消激活行逻辑电路系统。

图7展示根据本文公开的实例的支持用于存储器装置的命令触发功率门控的存储器装置705的框图700。存储器装置705可为参考图1到5B描述的存储器装置的方面的实例。存储器装置705可包含命令接收器710、ECC激活组件715、存取组件720、存储体激活组件725、数据通信组件730、ECC组件735及内部信令接收器740。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。

命令接收器710可在包含存储器阵列的存储器装置处接收激活命令。在一些实例中，命令接收器710可在接收激活命令之后在存储器装置处接收存取命令。存取命令可为写入命令或读取命令。在一些实例中，命令接收器710可在存储器装置处接收预充电命令。

ECC激活组件715可响应于接收存取命令而激活与存储器阵列耦合的错误校正码电路系统。在一些实例中，ECC激活组件715可响应于接收预充电命令而取消激活错误校正码电路系统。在一些情况中，错误校正码电路系统基于相对于时钟信号的边缘的延时来激活，且其中边缘与接收存取命令同时发生。在一些情况中，边缘是时钟信号的下降边缘。

存取组件720可基于激活错误校正码电路系统来存取存储器阵列的存储体内的一或多个存储器单元。在一些实例中，存取组件720可将一组数据存储于存储器阵列的一或多个额外存储器单元处。在一些实例中，存取组件720可从存储器阵列的一或多个额外存储器单元检索与读取命令相关联的第一组数据。在一些实例中，存取组件720可从存储器阵列检索用于第一组数据的错误校正码，其中存取一或多个存储器单元涉及从一或多个存储器单元检索错误校正码。

存储体激活组件725可响应于接收激活命令且在接收存取命令之前激活存储器阵列的存储体。

数据通信组件730可接收与写入命令相关联的一组数据。在一些实例中，数据通信组件730可传输第二组数据(例如，由ECC组件735产生)。

ECC组件735可通过错误校正码电路系统产生所述一组数据的错误校正码，其中存取一或多个存储器单元包含将错误校正码存储于一或多个存储器单元处。在一些实例中，ECC组件735可使用错误校正码基于检索到的错误校正码对第一组数据执行错误校正程序以产生第二组数据。

内部信令接收器740可在激活错误校正码电路系统之后且在存取存储器阵列的存储体内的一或多个存储器单元之前在错误校正码电路系统处接收对应于存取命令的内部信令。在一些情况中，内部信令包含列冗余信令。

在一些实例中，本文描述的存储器装置可包含存储器装置605的一或多个组件及存储器装置705的一或多个组件的任何组合。

图8展示说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的一或若干方法800的流程图。方法800的操作可由本文描述的存储器装置或其组件实施。举例来说，方法800的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来致使存储器装置执行所描述的功能的方面。

在805处，存储器装置可接收激活命令。存储器装置可包含存储器阵列。805的操作可根据本文描述的方法来执行。在一些实例中，805的操作的方面可由参考图6描述的命令接收器执行。

在810处，存储器装置可响应于接收激活命令而激活与存储器阵列耦合的行逻辑电路系统。810的操作可根据本文描述的方法来执行。在一些实例中，810的操作的方面可由参考图6描述的行逻辑激活组件执行。

在815处，存储器装置可响应于接收激活命令而在激活行逻辑电路系统之后激活存储器阵列的存储体。815的操作可根据本文描述的方法来执行。在一些实例中，815的操作的方面可由参考图6描述的存储体激活组件执行。

在820处，存储器装置可在激活存储体及行逻辑电路系统之后对存储体内的一或多个存储器单元执行存取操作。820的操作可根据本文描述的方法来执行。在一些实例中，820的操作的方面可由参考图6描述的存取组件执行。

在一些实例中，本文描述的设备可执行例如方法800的一或若干方法。所述设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含存储器阵列的存储器装置处接收激活命令；响应于接收激活命令而激活与存储器阵列耦合的行逻辑电路系统；响应于接收激活命令而在激活行逻辑电路系统之后激活存储器阵列的存储体；及在激活存储体及行逻辑电路系统之后对存储体内的一或多个存储器单元执行存取操作。

在本文描述的方法800及设备的一些实例中，行逻辑电路系统可基于相对于时钟信号的边缘的延时来激活，其中边缘可与接收激活命令同时发生。

在本文描述的方法800及设备的一些实例中，边缘可为时钟信号的下降边缘。

本文描述的方法800及设备的一些实例可进一步包含用于在激活命令之前接收第二激活命令的操作、特征、构件或指令，其中行逻辑电路系统可响应于接收激活命令及第二激活命令而激活。

本文描述的方法800及设备的一些实例可进一步包含用于在存储器装置处接收预充电命令及响应于接收预充电命令而取消激活行逻辑电路系统的操作、特征、构件或指令。

本文描述的方法800及设备的一些实例可进一步包含用于在接收激活命令之前在待机模式下操作存储器阵列的操作、特征、构件或指令，其中可在存储器阵列处于待机模式时取消激活行逻辑电路系统，且其中可在存储器装置接收激活命令时取消激活行逻辑电路系统。

本文描述的方法800及设备的一些实例可进一步包含用于在接收激活命令之前在断电模式下操作存储器阵列的操作、特征、构件或指令，其中可在存储器阵列处于断电模式时取消激活行逻辑电路系统，且其中可在存储器装置接收激活命令时取消激活行逻辑电路系统。

图9展示说明根据本文公开的实例的支持用于存储器装置的命令触发功率门控的一或若干方法900的流程图。方法900的操作可由本文描述的存储器装置或其组件实施。举例来说，方法900的操作可由参考图7描述的存储器装置执行。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来致使存储器装置执行所描述的功能的方面。

在905处，存储器装置可接收激活命令。存储器装置可包含存储器阵列。905的操作可根据本文描述的方法来执行。在一些实例中，905的操作的方面可由参考图7描述的命令接收器执行。

在910处，存储器装置可在接收激活命令之后接收存取命令。910的操作可根据本文描述的方法来执行。在一些实例中，910的操作的方面可由参考图7描述的命令接收器执行。

在915处，存储器装置可响应于接收存取命令而激活与存储器阵列耦合的错误校正码电路系统。915的操作可根据本文描述的方法来执行。在一些实例中，915的操作的方面可由参考图7描述的ECC激活组件执行。

在920处，存储器装置可基于激活错误校正码电路系统来存取存储器阵列的存储体内的一或多个存储器单元。920的操作可根据本文描述的方法来执行。在一些实例中，920的操作的方面可由参考图7描述的存取组件执行。

在一些实例中，本文描述的设备可执行例如方法900的一或若干方法。所述设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：在包含存储器阵列的存储器装置处接收激活命令；在接收激活命令之后在存储器装置处接收存取命令；响应于接收存取命令而激活与存储器阵列耦合的错误校正码电路系统；及基于激活错误校正码电路系统来存取存储器阵列的存储体内的一或多个存储器单元。

本文描述的方法900及设备的一些实例可进一步包含用于响应于接收激活命令且在接收存取命令之前激活存储器阵列的存储体的操作、特征、构件或指令。

在本文描述的方法900及设备的一些实例中，存取命令可为写入命令，且设备可包含用于以下的操作、特征、构件或指令：接收与写入命令相关联的一组数据；由错误校正码电路系统产生用于所述一组数据的错误校正码，其中存取一或多个存储器单元包含将错误校正码存储于一或多个存储器单元处；及将所述一组数据存储于存储器阵列的一或多个额外存储器单元处。

在本文描述的方法900及设备的一些实例中，存取命令可为读取命令，且设备可包含用于以下的操作、特征、构件或指令：从存储器阵列的一或多个额外存储器单元检索与读取命令相关联的第一组数据；从存储器阵列检索用于第一组数据的错误校正码，其中存取一或多个存储器单元可包含用于从一或多个存储器单元检索错误校正码的操作、特征、构件或指令；使用错误校正码基于检索到的错误校正码对第一组数据执行错误校正程序以产生第二组数据；及传输第二组数据。

在本文描述的方法900及设备的一些实例中，错误校正码电路系统可基于相对于时钟信号的边缘的延时来激活，且边缘可与接收存取命令同时发生。在本文描述的方法900及设备的一些实例中，边缘可为时钟信号的下降边缘。

本文描述的方法900及设备的一些实例可进一步包含用于在激活错误校正码电路系统之后且在存取存储器阵列的存储体内的一或多个存储器单元之前在错误校正码电路系统处接收对应于存取命令的内部信令的操作、特征、构件或指令。

在本文描述的方法900及设备的一些实例中，内部信令可为或包含列冗余信令。

本文描述的方法900及设备的一些实例可进一步包含用于在存储器装置处接收预充电命令及响应于接收预充电命令而取消激活错误校正码电路系统的操作、特征、构件或指令。

应注意，本文描述的方法是可能实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。

描述一种设备。所述设备可包含裸片。所述裸片可包含：行逻辑电路系统；存储器阵列的存储体，其中所述存储体可与所述行逻辑电路系统耦合；及控制器，其与所述行逻辑电路系统及所述存储体耦合。所述控制器可经配置以：在所述裸片处接收激活命令；响应于接收所述激活命令而激活所述行逻辑电路系统；响应于接收所述激活命令而在激活所述行逻辑电路系统之后激活所述存储体；及在激活所述存储体之后且使用所述行逻辑电路系统对所述存储体内的一或多个存储器单元执行存取操作。

在一些实例中，所述裸片可进一步包含经配置以具有第一电压差分的第一组电力供应节点及经配置以具有第二电压差分且与所述行逻辑电路系统耦合的第二组电力供应节点。所述第二电压差分可小于所述第一电压差分。所述控制器可进一步经配置以至少部分基于将所述第一组电力供应节点中的一或多者与所述第二组电力供应节点中的一或多者耦合来激活所述行逻辑电路系统。

在一些实例中，所述行逻辑电路系统可包含与所述存储体的一或多个感测放大器耦合的控制逻辑，且可经配置以激活所述一或多个感测放大器。在一些实例中，所述行逻辑电路系统可包含与所述存储体的一或多个字线耦合的一或多个字线驱动器，且可经配置以激活所述一或多个字线。

在一些实例中，所述控制器可进一步经配置以在所述裸片处接收预充电命令及响应于接收所述预充电命令而取消激活所述行逻辑电路系统。

描述一种设备。所述设备可包含裸片，且所述裸片可包含：错误校正码电路系统；存储器阵列的存储体，其中所述存储体可与所述错误校正码电路系统耦合；及控制器，其与所述错误校正码电路系统及所述存储体耦合。所述控制器可经配置以：在所述裸片处接收激活命令；在接收所述激活命令之后在所述裸片处接收存取命令；响应于接收所述存取命令而激活所述错误校正码电路系统；及基于激活所述错误校正码电路系统来存取所述存储体内的一或多个存储器单元。

在一些实例中，所述裸片进一步可包含与所述存储体耦合的列逻辑电路系统及与所述存储体耦合的缓冲器。所述控制器可进一步经配置以在接收所述激活命令之后且在激活所述错误校正码电路系统之前激活所述列逻辑电路系统、所述缓冲器或两者。

在一些实例中，所述裸片可包含经配置以可具有第一电压差分的第一组电力供应节点及经配置以可具有第二电压差分且与所述错误校正码电路系统耦合的第二组电力供应节点。所述第二电压差分可小于所述第一电压差分。所述控制器可进一步经配置以基于将所述第一组电力供应节点中的一或多者与所述第二组电力供应节点中的一或多者耦合来激活所述错误校正码电路系统。

在一些实例中，所述控制器可进一步经配置以在所述裸片处接收预充电命令及响应于接收所述预充电命令而取消激活所述错误校正码电路系统。

本文描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有各种位宽。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么可认为组件彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，基于包含经连接组件的装置的操作，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。

术语“耦合”指代从组件之间的开路关系(其中信号当前无法通过导电路径来传送于组件之间)转变为组件之间的闭路关系(其中信号可通过导电路径来传送于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路径来流动于其它组件之间的改变。

术语“隔离”指代其中信号当前无法流动于组件之间的组件之间的关系。如果组件之间存在开路，那么其彼此隔离。举例来说，当定位于两个组件之间的开关打开时，由开关分离的组件彼此隔离。当控制器使两个组件彼此隔离时，控制器引起阻止信号使用先前允许信号流动的导电路径来流动于组件之间的改变。

如本文中使用，术语“大体上”意味着经修饰特性(例如由术语“大体上”修饰的动词或形容词)可不是绝对的，但足够接近实现特性的优点。

本文论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOS))或另一衬底上半导体材料的外延层。可通过使用各种化学物种(包含(但不限于)磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或任何其它掺杂方法来执行。

本文论述的切换组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如简并)半导体区域。源极及漏极可由轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关断”或“取消激活”。

本文结合附图阐述的[具体实施方式]描述实例配置且不表示可实施或在权利要求书的范围内的实例中的每一者。本文使用的术语“示范性”意味着“充当实例、例子或说明”而非“优选”或“优于其它实例”。[具体实施方式]包含提供所描述的技术的理解的具体细节。然而，这些技术可在没有这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以免模糊所描述的实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过在参考标记之后加上短划线及区分类似组件的第二标记来区分。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，不考虑第二参考标记。

本文描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。

可使用经设计以执行本文描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文公开内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。

可在硬件、由处理器执行的软件、固件或其任何组合中实施本文描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位于各种位置处，其包含经分布使得在不同物理位置处实施功能的部分。此外，如本文中(包含在权利要求书中)使用，项目列表(例如以例如“…中的至少一者”或“…中的一或多者”的短语开始的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中使用，短语“基于…”不应被理解为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于…”应以相同于短语“至少部分基于…”的方式解释。

提供本文描述来使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将明白本公开的各种修改，且在不脱离本公开的范围的情况下，本文界定的一般原理可应用于其它变体。因此，本公开不限于本文描述的实例及设计，而是应被给予与本文公开的原理及新颖特征一致的最广范围。