【

具体实施方式

】

以下实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。

在图中,结构相似的单元是以相同标号表示。

请参照图3，图3是本发明像素电路的一实施例的方块示意图。本发明提供的像素电路PXL设置于显示基板上，包含数据写入单元10、第一控制单元20、第一发光控制单元30、第二发光控制单元40、第二控制单元50、存储单元60、驱动单元70、以及发光单元L1。数据写入单元10接入扫描信号Sc与数据信号Vdata，并与第一节点P1连接。第一控制单元20接入参考电压Vref，且与所述第一节点P1连接。第一发光控制单元30接入发光信号EM及第一电源电压VDD。第二发光控制单元40接入所述发光信号EM且与第二节点P2以及发光单元L1连接。发光单元L1一端接入第二电源电压VSS，另一端与第二发光控制单元40连接。第二控制单元50与所述第二节点P2连接。存储单元60与所述第一节点P1及所述第二节点P2连接。驱动单元70与所述第一发光控制单元30、所述第一节点P1以及所述第二节点P2连接。具体的，所述驱动单元70通过所述第一节点P1与所述数据写入单元10、所述第一控制单元20、及所述存储单元60连接。通过所述第二节点P2与所述第二发光控制单元40、所述第二控制单元50、连接。

驱动单元70被所述数据写入单元10、所述第一控制单元20、所述第一发光控制单元30、所述第二发光控制单元40、及所述第二控制单元50隔离开来，不直接接收外部讯号。连接驱动单元70两端点的第一节点P1以及第二节点P2同时还分别与存储单元60的两端点连接。当驱动单元70输出驱动发光单元L1的驱动电流，存储单元60稳定第一节点P1以及第二节点P2间的电位差，降低外部元件、像素电路设置位置、阵列布线等对驱动发光单元L1的驱动电流的影响。请参照图14，所述发光信号EM输出低电位后，所述扫描信号Sc输出高电位以向所述数据写入单元10写入数据信号Data，且在所述发光信号EM回到高电位前所述扫描信号Sc输出低电位使数据写入单元10关闭后再打开所述第一发光控制单元30以及所述第二发光控制单元40以使所述驱动单元DTFT驱动发光单元L1发光。即，所述驱动单元70通过所述存储单元60所稳定的第一节点P1以及第二节点P2的电位差以维持稳定开启状态并提供输出驱动电流至发光单元L1之前。所述驱动单元DTFT藉由所述数据写入单元10、所述第一控制单元20、所述第一发光控制单元30、所述第二发光控制单元40、及所述第二控制单元50被隔离起来时，扫描信号Sc已拉至低电位，缓解所述数据写入单元10的寄生电容及发光单元L1的寄生电容对第一节点P1的电位的影响。

具体的，数据写入单元10基于扫描信号Sc的电位值的控制而开启(ON)，并将数据信号Vdata写入第一节点P1。请参照图4，图4是本发明像素电路的一实施例的方块示意图，其中，数据单元10由第一晶体管T1构成，第一晶体管T1的栅极接入扫描信号Sc，第一晶体管T1的源极接入数据信号Vdata，第一晶体管T1的漏极连接第一节点P1。当扫描信号Sc的电位高于第一晶体管T1的导通电位，第一节点P1被充电至数据信号Vdata的电位，当扫描信号Sc的电位低于第一晶体管T1的导通电位，数据单元10对第一节点P1的充电截止。

具体的，第一控制单元20基于第一控制信号Rst1的电位值的控制而开启(ON)，并使参考电压Vref接入至第一节点P1。请参照图5，图5是本发明像素电路的一实施例的方块示意图，其中，第一控制单元20由第二晶体管T2构成，所述第二晶体管T2的栅极接入所述第一控制信号Rst1，所述第二晶体管T2的源极接入所述参考电压Vref，所述第二晶体管T2的漏极连接所述第一节点P1。当第一控制信号Rst1的电位高于第二晶体管T2的导通电位，第一节点P1被放电至与参考电压Vref等电位，当第一控制信号Rst1的电位低于第二晶体管T2的导通电位，第一控制单元20对第一节点P1的放电截止。在本实施例中，参考电压Vref为恒压电位。

具体的，第一发光控制单元30基于发光信号EM的电位值决定是否对驱动单元70输出第一电源电压VDD。请参照图6，图6是本发明像素电路的一实施例的方块示意图。其中，所述第一发光控制单元30由第三晶体管T3构成，所述第三晶体管T3的源极接入第一电源电压VDD，第三晶体管T3的栅极接入所述发光信号EM，第三晶体管T3的漏极连接所述驱动单元70，当发光信号EM的电位值高于第三晶体管T3的导通电位，第一电源电压VDD通过第三晶体管T3接入驱动单元70。

具体的，第二发光控制单元40基于发光信号EM的电位值决定是否将驱动单元70输出的发光电流接向发光单元L1。请参照图7，图7是本发明像素电路的一实施例的方块示意图。其中，第二发光控制单元40由第四晶体管T4构成，第四晶体管T4的栅极接入发光信号EM，第四晶体管T4的漏极接入发光单元L1，第四晶体管T4的源极连接第二节点P2，当发光信号EM的电位值高于第四晶体管T4的导通电位，第四晶体管T4导通使得驱动单元70的发光电流流经第二发光控制单元40并流向发光单元L1。

发光单元L1连接第二发光控制单元40，当驱动发光单元L1的驱动电流流经第二发光控制单元40以及发光单元L1，发光单元L1根据驱动电流发光。

具体的，第二控制单元50根据第二控制信号Rst2的电位值，控制第二节点P2的电位降低至启始电压Vini。请参照图8，图8是本发明像素电路的一实施例的方块示意图。在图8的实施例中，第二控制单元50由第五晶体管T5构成，第五晶体管T5的栅极接入第二控制信号Rst2，第五晶体管T5的源极接入启始电压Vini，第五晶体管T5的漏极连接第二节点P2。当第二控制信号Rst2的电位值高于第五晶体管T5的导通电压，第二节点P2持续向启始电压Vini方向放电，直至第二节点P2与启始电压Vini等电位，当第二控制信号Rst2的电位值低于第五晶体管T5的导通电压，第二节点P2停止向启始电压Vini方向放电。

具体的，存储单元60稳定第一节点P1与第二节点P2的电位。请参照图9，图9是本发明像素电路的一实施例的方块示意图，其中，存储单元60由存储电容Cs构成，存储电容Cs的第一端接入第一节点P1，存储电容的第二端接入所述第二节点P2。

具体的，驱动单元70根据第一节点P1与第二节点P2的电位差控制驱动电流的大小。请参照图10，图10是本发明像素电路的一实施例的方块示意图。其中，所述驱动单元70由驱动晶体管DTFT构成，驱动晶体管DTFT的源极连接所述第一发光控制单元30，驱动晶体管DTFT的漏极连接所述第二节点P2，驱动晶体管DTFT的栅极连接所述第一节点P1。如驱动晶体管DTFT的驱动电流公式:第一节点P1与第二节点P2的电位差即为驱动晶体管DTFT的Vgs，决定驱动晶体管DTFT输出的驱动电流。

请参照图11，图11是本发明像素电路的一实施例的电路示意图。图11公开的像素电路PXL中数据单元10、第一控制单元20、第一发光控制单元30、第二发光控制单元40、第二控制单元50、存储单元60与驱动单元70分别由第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、存储电容Cs与驱动晶体管DTFT所构成。

需要特别说明的是，驱动晶体管DTFT的Vgs还受到电容耦合与溃通(feedthrough)的影响，其中溃通(feedthrough)＝ΔV(Vscan_H-Vscan_L)*Cgs/∑C，∑C是与驱动晶体管DTFT的栅极关联的等效寄生电容总和，其中包含发光单元L1的内部电容。另外，由于图11的像素电路PXL中，第一晶体管T1根据扫描信号Sc控制数据信号Vdata对第一节点P1充电后，扫描信号Sc尚未降至低电位，因此第一晶体管T1的寄生电容对上述等效寄生电容总和∑C也有贡献。而发光单元L1的内部电容可藉由第四晶体管T4的关闭而隔离。第一晶体管T1的寄生电容可以藉由扫描信号Sc确实降至低电位而降低其影响。因此，通过第一晶体管T1、第四晶体管T4的隔离，能够有效降低溃通(feedthrough)对驱动晶体管DTFT的栅极电位的影响。

为进一步清楚说明像素电路PXL，请参照图12，其中图12是本发明像素电路PXL的一实施例的等效电路示意图，其中，等效电阻R指在不同位置的像素电路PXL因为距离电源输入端的位置不同，导致像素电路PXL与电源输入端之间的等效电阻R不同，致使等效第二电压源Vss'的值不同，但是通过存储电容Cs维持第一节点P1与第二节点P2间的电位差，避免第二节点P2的电位受等效电阻R与等效第二电压源Vss'的变化所影响，导致驱动晶体管DTFT输出的发光电流产生变化。

较佳地，像素电路PXL中的第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5与驱动晶体管DTFT都为N型晶体管。

较佳地，发光单元为有机发光二极管(OLED)、次毫米发光二极管(Mini-LED)、微型发光二极管(Micro-LED)或发光二极管(LED)中的任意一种。

上述说明像素电路PXL的不同电路架构实施例，本发明还提供上述像素电路PXL的驱动方法:

请参照图13，图13是本发明像素电路的驱动方法的一实施例的流程示意图，其中所述像素电路的驱动方法包含重置阶段I、阀值侦测阶段II、数据写入阶段III、维持阶段IV以及发光阶段V。当像素电路PXL在连续时序进行连续运作时，发光阶段V结束后即接续执行重置阶段I。

请参照图14，图14是本发明像素电路驱动方法的时序示意图:

在所述重置阶段I，所述第一控制单元20基于所述第一控制信号Rst1使所述第一节点P1放电至所述参考电压Vref，所述第二控制单元50基于所述第二控制信号Rst2控制所述第二节点P2放电至启始电压Vini。

其中，发光信号EM维持高电位，第二控制信号Rst2上升至高电位，第一控制信号Rst1于第二控制信号Rst2上升至高电位后上升至高电位，在所述重置阶段I中，第二控制信号Rst2上升至高电位使第二节点P2放电至启始电压Vini，所述发光控制信号EM仍维持高电位，使得发光单元L1仍接至VSS。发光单元L1两侧的电压为：Vini–VSS<Voled，其中，Voled为发光单元L1的启动电压，因此，发光单元L1关闭不发光。接着，第一控制信号Rst1上升至高电位，使所述第一节点P1放电至所述参考电压Vref，因此，存储单元60的两端：第一节点P1与第二节点P2的电位便分别被设定为：所述参考电压Vref及所述启始电压Vini。

在所述阀值侦测阶段II，发光信号EM与第一控制信号Rst1维持高电位，第二控制信号Rst2降低为低电位，第一发光控制单元30响应发光信号EM的控制持续向驱动晶体管DTFT输入第一电源电压VDD。第二控制信号Rst2降低为低电位后，第二控制单元50关闭，第二节点P2的电位从所述启始电压Vini被充电至第一补偿电压。具体的，第一控制信号Rst1维持高电位，此时，第一控制单元20持续向第一节点P1充电，第一节点P1维持为所述参考电压Vref，并且，第二控制信号Rst2降为低电位，第二节点P2不再连接所述启始电压Vini。其中，所述参考电压Vref及所述启始电压Vini被设定为：Vref>Vini且Vref-Vini>Vth，Vth为驱动晶体管DTFT的阈值电压。因此，此时驱动晶体管DTFT是开启的，接着，因为第一电源电压VDD输入，使得第二节点P2的电压Vp2(即Vs)上升，直至满足驱动晶体管DTFT的栅源电位差Vgs＝Vref-Vp2≤Vth，此时驱动晶体管DTFT关闭。因此，第二节点P2被充电并维持第一补偿电压Vref-Vth。

此时，第一节点P1与第二节点P2的电压差，即驱动晶体管DTFT的栅源电位差Vgs＝Vth，即，储存单元60两端的电压差为Vth。

需要特别说明的是，在所述阀值侦测阶段II，由于所述参考电压Vref被设定为：Vref-Vth–VSS≤Voled，因此，发光单元L1亦不会在所述阀值侦测阶段II发光。

在所述数据写入阶段III，第一控制信号Rst1降为低电位，所述第一控制单元20关闭。发光信号EM随后降为低电位，所述第一发光控制单元30及所述第二发光控制单元40均关闭。所述驱动晶体管DTFT的源极、栅极与漏极均被隔离，此时扫描信号SC在发光信号EM降为低电位后升为高电位，所述数据写入单元10基于所述扫描信号Sc将所述数据信号Vdata写入所述第一节点P1。

其中，扫描信号Sc提升为高电位前，发光信号EM先降低为低电位，使第二发光控制单元40关闭，避免发光元件L1导致驱动晶体管DTFT溃通影响驱动晶体管DTFT的栅极电位。扫描信号Sc早于数据信号Vdata提升为高电位，即数据单元10提早开启，避免数据信号Vdata因扫描信号Sc的RC延迟导致数据单元10尚未开启而未能完整的读取。

在一优选实施例中，当数据单元10为第一晶体管T1，扫描信号Sc提升为高电位与数据信号Vdata提升为高电位的时间差为第一晶体管T1接收到高电位扫描信号Sc至克服电容电阻负载(RC loading)至完全开启的导通时间，避免数据信号Vdata受电容电阻负载(RCloading)影响，无法完整传输至第一节点P1，在所述数据写入阶段III使第一节点P1充电至与数据信号Vdata等电位；同时，由于存储单元60维持电位，使第二节点P2的电位不受第一节点P1的数据信号Vdata影响，仍维持为第一补偿电压Vref-Vth。

在所述维持阶段IV，所述第一节点P1与所述第二节点P2分别通过所述存储单元60维持为所述数据电压Vdata与所述第一补偿电压Vref-Vth。

其中，在维持阶段IV，扫描信号Sc降至低电位，数据写入单元10基于扫描信号Sc而关闭并停止将数据信号写入第一节点P1。数据信号Vdata在扫描信号Sc下降至低电位后才下降至低电位，使数据单元10开始关断但未完全关断的时间段内，数据信号Vdata仍可继续通过数据单元10向第一节点P1输出，以维持第一节点P1的电位。

在所述发光阶段V，所述第一发光控制单元30及所述第二发光控制单元40响应于所述发光信号EM的控制而导通，向所述驱动晶体管DTFT输入第一电源电压VDD，所述驱动单元DTFT响应于所述第一节点P1的电压的控制，通过所述第二发光控制单元40向发光单元L1输出驱动电流以驱动发光单元L1发光。在所述发光阶段V中，扫描信号Sc、第一控制信号Rst1、第二控制信号Rst2降为低电位，所述第一节点P1与所述第二节点P2的电位分别为所述数据电压Vdata与所述第一补偿电压Vref-Vth，根据驱动晶体管DTFT的驱动电流公式:其中驱动晶体管DTFT的栅源电位差Vgs＝Vg-Vs＝Vdata-(Vref-Vth),所以驱动电流I＝1/2*uC*W/L*(Vgs-Vth)²＝(uCW)/(2L)*(Vdata-(Vref-Vth)-Vth)²＝(uCW)/(2L)*(Vdata-Vref+Vth-Vth)²＝(uCW)/(2L)*(Vdata-Vref)²。即，阀值电压Vth对驱动晶体管DTFT的影响被第二节点的电位Vref-Vth抵消，因此，驱动晶体管DTFT的驱动电流与驱动晶体管DTFT的阈值电压Vth无关，消除了因不同像素电路PXL的驱动晶体管DTFT的阈值电压不同，造成不同发光单元显示亮度不均匀的影响。

请参照图15，图15是本发明像素电路驱动方法的另一时序示意图，其中，在维持阶段IV，扫描信号Sc下降至相较于扫描信号Sc低电位更低的过驱动低电位，而后再回复至扫描信号Sc的低电位，以加速数据单元10的关断。数据信号Vdata在扫描信号Sc下降至扫描信号Sc过驱动低电位后才下降至低电位，使数据单元10开始关断但未完全关断的时间段内，数据信号Vdata仍可继续通过数据单元10向第一节点P1输出。

请参照图16，图16是本发明显示装置的剖面示意图。显示装置100包括上述复数个任意一种像素电路PXL、扫描驱动电路GD、数据驱动电路DD以及时钟控制电路Tcon，其中，所述描驱动电路GD用以提供所述扫描信号Sc，所述数据驱动电路DD用以提供所述数据信号Vdata，所述时钟控制电路Tcon用以提供所述发光信号EM、所述第一控制信号Rst1、所述第二控制信号Rst2、第一电源电压VDD、第二电源电压VSS、所述参考电压Vref以及所述启始电压Vini。其中，本发明像素电路驱动方法的时序运作，其中的阶段I至阶段V的操作，亦可以是：所述第一控制信号Rst1、以及所述第二控制信号Rst2为全局讯号，在一帧画面开始时提供。即在一帧画面开始时就执行所有像素的阶段I及阶段II。而所述扫描信号Sc、所述数据信号Vdata、所述发光信号EM为逐行驱动讯号。即先进行全面板内各像素的Vth探测，再进行阶段III至阶段V,逐行写入Vdata。

所述显示装置可为有机发光二极管(OLED)显示面板、次毫米发光二极管(Mini-LED)显示面板、微型发光二极管(Micro-LED)显示面板或发光二极管(LED)显示面板。

通过上述像素电路及其驱动方法以及显示装置，减少驱动晶体管的阀值电压对像素电路的影响，进而提高了显示效果。

以上仅是本发明的优选实施方式,应当指出,对于本领域普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。