具体实施方式

以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。

必须了解的是，使用于本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、操作、组件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、操作、组件、组件，或以上的任意组合。

本发明中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。

必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。用于描述组件之间关系的其他词语也可以类似方式解读，例如“介于”相对于“直接介于”，或者“邻接”相对于“直接邻接”等等。

参考图1。电子装置10包含主机端(Host Side)110、闪存控制器130及闪存模块150，并且闪存控制器130及闪存模块150可合称为装置端(Device Side)。电子装置10可实施于个人计算机、笔记本计算机(Laptop PC)、平板计算机、移动电话、数字相机、数字摄影机等电子产品之中。主机端110与闪存控制器130的主机接口(Host Interface)131可以通用串行总线(Universal Serial Bus，USB)、先进技术附件(Advanced TechnologyAttachment，ATA)、串行先进技术附件(Serial Advanced Technology Attachment，SATA)、快速外设组件互联(Peripheral Component Interconnect Express，PCI-E)、通用闪存存储(Universal Flash Storage，UFS)、快速非易失存储器(Non-Volatile Memory Express，NVMe)、嵌入式多媒体卡(Embedded Multi-Media Card，eMMC)等通信协议彼此通信。闪存控制器130的闪存接口(Flash Interface)139与闪存模块150可以双倍数据率(Double DataRate，DDR)通信协议彼此通信，例如，开放NAND闪存接口(Open NAND Flash Interface，ONFI)、双倍数据率开关(DDR Toggle)或其他通信协议。闪存控制器130包含处理单元134，可使用多种方式实施，如使用通用硬件(例如，单处理器、具有并行处理能力的多处理器、图形处理器或其他具有运算能力的处理器)，并且在执行软件以及/或固件指令时，提供之后描述的功能。处理单元134通过主机接口131接收主机命令，例如读取命令(Read Command)、写入命令(Write Command)、抹除命令(Erase Command)等，调度并执行这些命令。闪存控制器130还包含随机存取存储器(Random Access Memory，RAM)136，可实施为动态随机存取存储器(Dynamic Random Access Memory，DRAM)、静态随机存取存储器(Static RandomAccess Memory，SRAM)或上述两者的结合，用于配置空间作为数据缓冲区，存储从主机端110读取并即将写入闪存模块150的用户数据(也可称为主机数据)，以及从闪存模块150读取并即将输出给主机端110的用户数据。随机存取存储器136还可存储执行过程中需要的数据，例如，变量、数据表、主机-闪存对照表(Host-to-Flash，H2F Table)、闪存-主机对照表(Flash-to-Host，F2H Table)等。闪存接口139包含NAND闪存控制器(NAND FlashController，NFC)，提供存取闪存模块150时需要的功能，例如命令串行器(CommandSequencer)、低密度奇偶校验(Low Density Parity Check，LDPC)等。

闪存控制器130中可配置总线架构(Bus Architecture)132，用于让组件之间彼此耦接以传递数据、地址、控制信号等，这些组件包含主机接口131、处理单元134、RAM 136、直接存储存取(Direct Memory Access，DMA)控制器138、闪存接口139等。DMA控制器138可依据处理单元134的指令，通过总线架构132在组件间迁移数据，例如，将主机接口131或闪存接口139中的特定数据缓存器(Data Buffer)的数据搬到RAM 136中的特定地址，将RAM 136中的特定地址的数据搬到主机接口131或闪存接口139中的特定数据缓存器等。

闪存模块150提供大量的存储空间，通常是数百个千兆字节(Gigabytes，GB)，甚至是多个兆兆字节(Terabytes，TB)，用于存储大量的用户数据，例如高分辨率图片、影片等。闪存模块150中包含控制电路以及存储器数组，存储器数组中的存储单元可包含单层式单元(Single Level Cells，SLCs)、多层式单元(Multiple Level Cells，MLCs)、三层式单元(Triple Level Cells，TLCs)、四层式单元(Quad-Level Cells，QLCs)或上述的任意组合。处理单元134通过闪存接口139写入用户数据到闪存模块150中的指定地址(目的地址)，以及从闪存模块150中的指定地址(来源地址)读取用户数据。闪存接口139使用多个电子信号来协调闪存控制器130与闪存模块150间的数据与命令传递，包含数据线(Data Line)、时钟信号(Clock Signal)与控制信号(Control Signal)。数据线可用于传递命令、地址、读出及写入的数据；控制信号线可用于传递芯片启动(Chip Enable，CE)、地址提取启动(AddressLatch Enable，ALE)、命令提取启动(Command Latch Enable，CLE)、写入启动(WriteEnable，WE)等控制信号。

参考图2，闪存模块150中的接口151可包含四个输入输出通道(I/O channels，以下简称通道)CH#0至CH#3，每一个通道连接四个NAND闪存单元，例如，信道CH#0连接NAND闪存单元153#0、153#4、153#8及153#12，依此类推。每个NAND闪存单元可封装为独立的芯片(die)。闪存接口139可通过接口151发出启动信号CE#0至CE#3中的一个来启动NAND闪存单元153#0至153#3、153#4至153#7、153#8至153#11、或153#12至153#15，接着以并行的方式从启动的NAND闪存单元读取用户数据，或者写入用户数据至启动的NAND闪存单元。

在一些实施方式中，RAM 136配置空间给原生命令队列(Native Command Queue，NCQ)，用于依照命令到达闪存控制器130的时间顺序存储主机端110发送的命令，例如主机读命令、主机写命令、主机抹写命令等。参考图3，NCQ300包含多笔项目(Entry)形成的集合(Collection)。原生命令队列300中的每一笔项目可存储一个主机命令，例如主机读命令(以“R”代表)、主机写命令(以“W”代表)等。NCQ 300的操作基本原则是由结束位置(如指针T所指的位置)新增项目(可称为入列)，并且由开始位置(如指针H所指的位置)移除项目(可称为出列)。也就是说，第一个新增至NCQ 300的命令，也将会是第一个被移出的，符合先进先出(First-In First-Out，FIFO)的原则。位在第8个项目的主机读命令必须等第0到7个主机写命令都执行完才能执行。然而，此主机读命令可能是根据主机端110开启应用程序时需要读取特定地址的用户数据而发出的，而之前的8个主机写命令的执行可能是需要花费一段时间的长数据写入，使得此主机读命令想取得的用户数据不能及时回复给主机端110，造成应用程序的开启不顺，更糟的是，让使用者认为固态硬盘(Solid State Disk，SSD)产品的效能不佳。

为了解决如上所述实施方式的问题，本发明实施例提出一种主机命令的调度机制，用于让主机读命令不因为长数据写入的主机写命令的执行而太晚被提取及执行。在一般情况下，新调度机制可让主机读命令的优先权高于主机写命令，让闪存控制器130能够优先服务主机读命令。参考图4，除了NCQ 300以外，RAM 136另配置空间给原生写命令队列(Native Command Queue-Write，NCQ-W)400，用于依照到达闪存控制器130的时间顺序存储从NCQ 300迁移的主机写命令。举例来说，由于如图3所示的NCQ 300中包含了主机读命令，并且在第0至第7个项目的主机写命令之后，因此，新的调度机制将NCQ300中的第0至第7个项目的主机写命令先迁移到NCQ-W 400，使得处理单元134能够先从NCQ 300中提取并执行第0到第1个主机读命令。详细来说，处理单元134依照第0到第1个主机读命令中携带的信息驱动闪存接口139从闪存模块150读取用户数据，并且驱动主机接口131回复用户数据给主机端110。所属技术领域人员可让NCQ-W 400的深度D2小于NCQ 300的深度D1。例如，D1为20、32、64时，D2可分别设为10、16、32。通过NCQ 300和NCQ-W 400的设置，以及如上所述的调度机制，可避免主机读命令想取得的用户数据因为长数据的写入而不能及时回复给主机端110，造成应用程序的开启不顺。

为了让主机读命令能够尽快被执行，处理单元134加载和执行相关固件或软件指令时会在多个时间点从NCQ 300迁移主机写命令到NCQ-W 400主机读命令，并侦测NCQ 300中是否存在任何主机读命令。详细说明如下：

参考图5，为相应于如上所述的调度机制，本发明实施例提出一种写入程序，由处理单元134加载和执行相关固件或软件指令时实施。在写入程序中，处理单元134分批次提取并执行NCQ-W 400中的主机写命令，并且在每个批次中执行不超过默认数目的主机写命令，用于避免因执行主机写命令的时间过久而阻碍了未完成的垃圾回收程序(GarbageCollection，GC Procedure)和/或造成主机读命令的执行逾时。在每个批次中，如果有未完成的GC处理，处理单元134先执行一段时间的未完成GC处理，然后才提取和执行NCQ-W 400中不超过默认数目的主机写命令。此外，如果NCQ 300中存在主机读命令，处理单元134先执行主机读命令，然后才提取和执行NCQ-W 400中不超过默认数目的主机写命令。

当闪存模块150中的闲置块(Spare Blocks)的数量少于阈值时，闪存控制器130需要花费时间执行GC程序，避免闪存模块150因可用空间不足而无法再写入数据。详细来说，处理单元134驱动闪存接口139将闪存模块150中存储的多个物理块中破碎的用户数据搜集起来，并将搜集的用户数据写入闪存模块150中新的物理块，用于使这些释放出来的物理块可在抹除后被其他用户数据使用。

图5的详细步骤说明如下：

步骤S510：判断是否存在未完成的GC程序。如果是，流程继续步骤S520的处理；否则，流程继续步骤S530的处理。需要注意的是，如果不先执行GC程序来释放出更多的可用空间，可能会让主机写命令在执行时发生空间不足的情况。处理单元134可在执行GC程序的过程中，于RAM 136中记录一个公用变量(Public Variable)，用于指出GC程序还需要的时间(也可称为剩余时间)。处理单元134可通过公用变量判断是否存在未完成的GC程序。如果公用变量的值大于0，则代表存在未完成的GC程序。如果公用变量的值等于0，则代表不需要执行GC程序、即不存在未完成的GC程序。

步骤S520：进入GC程序。GC程序的技术细节将在图6中描述。在这里需要注意的是，当GC程序离开后，将回到写入程序并继续步骤S530的处理。

步骤S530：从NCQ 300的顶端迁移主机写命令到NCQ-W 400，直到在NCQ 300的顶端发现了主机读命令，或NCQ 300空了，或NCQ-W 400满了为止。处理单元134可反复执行一个循环，直到上述条件中的一个满足为止。在每一回合，处理单元134先检查上述条件是否满足，并且，当所有条件都不满足时，从NCQ 300的顶端迁移一个主机写命令到NCQ-W 400的底端。

步骤S540：判断NCQ 300中是否存在主机读命令。如果是，流程继续步骤S550的处理；否则，流程进行步骤S560的处理。

步骤S550：进入读取程序。读取程序的技术细节将在图7中描述。在这里需要注意的是，当读取程序离开后，将回到写入程序并继续步骤S560的处理。

步骤S560：从NCQ-W 400的顶端提取并执行NCQ-W 400中不超过默认数目的主机写命令。参考图2，为了优化闪存模块150的写入操作，举例来说，处理单元134可将提取的主机写命令所指示写入的用户数据切割成固定的长度，例如16K字节，并且驱动闪存接口139通过通道CH#0到CH#3并行地写入启动的NAND闪存单元。接着，处理单元134可驱动主机接口131回复这些提取的主机写命令已经执行完毕的信息给主机端110。

步骤S570：判断是否执行完NCQ-W 400中所有的主机写命令。如果是，流程离开写入程序；否则，流程进行步骤S510的处理。

参考图6，为相应于如上所述的调度机制，本发明实施例提出一种GC程序，由处理单元134加载和执行相关固件或软件指令时实施。处理单元134分段执行GC程序，用于避免因执行GC程序的时间过久而让主机写命令的执行逾时。在每个批次中，如果NCQ 300中存在主机读命令，处理单元134先执行主机读命令，然后才执行一段时间的GC操作。需要注意的是，GC程序并不只能从写入程序触发，也可以是处理单元134在执行优化的背景程序时触发。详细步骤说明如下：

步骤S610：从NCQ 300的顶端迁移主机写命令到NCQ-W 400，直到在NCQ 300的顶端发现了主机读命令，或NCQ 300空了，或NCQ-W 400满了为止。详细技术细节可参考步骤S530的说明，为求简明不再赘述。

步骤S620：判断NCQ 300中是否存在主机读命令。如果是，流程继续步骤S630的处理；否则，流程进行步骤S640的处理。

步骤S630：进入读取程序。读取程序的技术细节将在图7中描述。在这里需要注意的是，当读取程序离开后，将回到写入程序并继续步骤S640的处理。

步骤S640：执行一段时间的GC操作。

步骤S650：计算未完成GC程序所需要的时间。处理单元134可更新RAM136中的公用变量，用于指出未完成GC程序所需要的时间给其他程序参考。

从图5和图6所示的方法可知，当NCQ 300中存在主机读命令时，写入程序和GC程序都需要暂停来让主机读命令先执行。然而，闪存控制器130也需要保证主机写命令不能逾时，否则，主机端110可能认为先前发送给闪存控制器130的主机写命令发生逾时而采取一些错误回复行动，例如重送主机写命令。

为避免如上所述的问题，参考图7，本发明实施例提出一种读取程序，由处理单元134加载和执行相关固件或软件指令时实施。详细步骤说明如下：

步骤S710：判断NCQ-W 400中是否存在即将逾时的主机写命令。如果是，流程继续步骤S720的处理；否则，流程进行步骤S730的处理。在每个主机写命令进入NCQ 300时，都会给予一个时间戳(Timestamp)，用于记录此主机写命令进入闪存控制器130的时间点。处理单元134可判断NCQ-W 400顶端的主机写命令的时间戳距离现在所经过的时间是否大于默认阈值，如果是，则代表NCQ-W 400顶端的主机写命令即将逾时。

步骤S720：从NCQ-W 400的顶端提取并执行即将逾时的主机写命令。处理单元134可执行一个循环，持续搜集位于NCQ-W 400顶端的主机写命令，直到NCQ-W 400不存在即将逾时的主机写命令，或者NCQ-W 400空了为止。接着，为了优化闪存模块150的写入操作，举例来说，处理单元134可将搜集到的主机写命令所指示写入的用户数据切割成固定的长度，例如16K字节，并且驱动闪存接口139通过通道CH#0到CH#3并行地写入启动的NAND闪存单元。接着，处理单元134可驱动主机接口131回复这些搜集到的主机写命令已经执行完毕的信息给主机端110。

步骤S730：从NCQ 300的顶端提取并执行主机读命令。处理单元134可执行一个循环，持续提取并执行位于NCQ 300顶端的主机读命令，直到NCQ300的顶端不是主机读命令，或者NCQ 300空了为止。在每一个回合中，处理单元134可取得主机读命令指示的逻辑地址(例如，逻辑区块地址(Logical Block Address，LBA))，并通过搜索逻辑-物理映射表(Logical-to-Physical，L2P Table)来得到此逻辑地址的用户数据实际存储于闪存模块150的物理地址。接着，处理单元134可驱动闪存接口139从闪存模块150读取此物理地址的用户数据并驱动主机接口131将读取的用户数据回复给主机端110。

本发明所述的方法中的全部或部分步骤可以由计算机程序实现，例如存储装置中的固件转换层(Firmware Translation Layer，FTL)、计算机中特定硬件的驱动程序等。此外，也可实现于如上所示的其他类型程序。所属技术领域中的技术人员可将本发明实施例的方法撰写成程序代码，为求简明不再加以描述。依据本发明实施例方法实施的计算机程序可存储于适当的计算机可读取存储介质，例如DVD、CD-ROM、U盘、硬盘，也可置于可通过网络(例如，互联网，或其他适当介质)存取的网络服务器。

虽然图1、图2中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，以达成更佳的技术效果。此外，虽然图5到图7的流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，所属技术领域的技术人员可以在达到相同效果的前提下，修改这些步骤之间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，所属技术领域的技术人员也可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或并行地执行更多步骤，本发明也不应因此而局限。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。