集成电路性能分析方法、装置、仿真设备及存储介质

文档序号:1953382 发布日期:2021-12-10 浏览:16次 >En<

阅读说明:本技术 集成电路性能分析方法、装置、仿真设备及存储介质 (Integrated circuit performance analysis method and device, simulation equipment and storage medium ) 是由 曾健忠 于 2021-08-03 设计创作,主要内容包括:本申请适用于集成电路技术领域,提供了一种集成电路性能分析方法、装置、仿真设备及存储介质,通过首先对目标电路进行较少次数的蒙地卡罗模拟,获得目标电路的模拟结果;然后对目标电路的模拟结果进行变异数分析,获得目标电路的变异数分析结果;再然后根据目标电路的变异数分析结果,确定目标电路中的关键器件,并根据预设乱数表对关键器件进行符合高良率要求的蒙地卡罗模拟,获得与关键器件的最差模拟结果对应的预设乱数表中的乱数组合;最后根据乱数组合对目标电路进行蒙地卡罗模拟,获得目标电路的最差模拟结果,并根据目标电路的最差模拟结果,获得目标电路的良率分析结果,可以有效节约对目标电路进行产业化验证时耗费的资源并降低成本。(The application is applicable to the technical field of integrated circuits, and provides an integrated circuit performance analysis method, an integrated circuit performance analysis device, simulation equipment and a storage medium, wherein a target circuit is subjected to Monte Carlo simulation for a few times to obtain a simulation result of the target circuit; then carrying out variation analysis on the simulation result of the target circuit to obtain a variation analysis result of the target circuit; then, determining a key device in the target circuit according to the variation analysis result of the target circuit, and carrying out Monte Carlo simulation meeting the high yield requirement on the key device according to a preset random table to obtain a random combination in the preset random table corresponding to the worst simulation result of the key device; and finally, carrying out Monte Carlo simulation on the target circuit according to the random number combination to obtain the worst simulation result of the target circuit, and obtaining the yield analysis result of the target circuit according to the worst simulation result of the target circuit, so that the resources consumed during industrial verification of the target circuit can be effectively saved, and the cost is reduced.)

集成电路性能分析方法、装置、仿真设备及存储介质

技术领域

本申请属于集成电路技术领域,尤其涉及一种集成电路性能分析方法、装置、仿真设备及存储介质。

背景技术

集成电路设计中的IP核(intellectual property core)核通常指应用在系统级芯片(System on Chip,SoC)中且具有特定功能的可复用(reusable)的电路模块,具有标准性和可交易性。通过产业化验证(sign off)的IP核可以被系统设计工程师直接植入集成电路。目前,对IP核进行产业化验证需要进行数百万次等级的高良率(high sigma)的蒙地卡罗(Monte Carlo)模拟,才能确保IP核的良率符合要求,需要耗费大量资源,成本较高。

发明内容

有鉴于此,本申请实施例提供了一种集成电路性能分析方法、装置、仿真设备及存储介质,以解决目前对IP核进行产业化验证需要进行数百万次等级的高良率的蒙地卡罗模拟,才能确保IP核的良率符合要求,需要耗费大量资源,成本较高的问题。

本申请实施例的第一方面提供了一种集成电路性能分析方法,包括:

对目标电路进行预设次数蒙地卡罗模拟,获得所述目标电路的模拟结果,所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数;

对所述目标电路的模拟结果进行变异数分析,获得所述目标电路的变异数分析结果;

根据所述目标电路的变异数分析结果,确定所述目标电路中的关键器件;

根据预设乱数表对所述关键器件进行符合高良率要求的蒙地卡罗模拟,获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合;

根据所述乱数组合对所述目标电路进行蒙地卡罗模拟,获得所述目标电路的最差模拟结果;

根据所述目标电路的最差模拟结果,获得所述目标电路的良率分析结果。

本申请实施例的第二方面提供了一种集成电路性能分析装置,包括:

第一模拟单元,用于对目标电路进行预设次数蒙地卡罗模拟,获得所述目标电路的模拟结果,所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数;

第一分析单元,用于对所述目标电路的模拟结果进行变异数分析,获得所述目标电路的变异数分析结果;

确定单元,用于根据所述目标电路的变异数分析结果,确定所述目标电路中的关键器件;

第二模拟单元,用于根据预设乱数表,对所述关键器件进行符合高良率要求的蒙地卡罗模拟,获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合;

第三模拟单元,用于根据所述乱数组合对所述目标电路进行蒙地卡罗模拟,获得所述目标电路的最差模拟结果;

第二分析单元,用于根据所述目标电路的最差模拟结果,获得所述目标电路的良率分析结果。

本申请实施例的第三方面提供了一种仿真设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现本申请实施例的第一方面提供的集成电路性能分析方法的步骤。

本申请实施例的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被至少一个处理器执行时实现本申请实施例第一方面提供的集成电路性能分析方法的步骤。

本申请实施例的第一方面提供一种集成电路性能分析方法,通过对目标电路进行预设次数蒙地卡罗模拟,获得目标电路的模拟结果,预设次数远小于符合高良率要求的蒙地卡罗模拟次数;对目标电路的模拟结果进行变异数分析,获得目标电路的变异数分析结果;根据目标电路的变异数分析结果,确定目标电路中的关键器件;根据预设乱数表对关键器件进行符合高良率要求的蒙地卡罗模拟,获得与关键器件的最差模拟结果对应的预设乱数表中的乱数组合;根据乱数组合对目标电路进行蒙地卡罗模拟,获得目标电路的最差模拟结果;根据目标电路的最差模拟结果,获得目标电路的良率分析结果,可以有效节约对目标电路进行产业化验证时耗费的资源并降低成本。

可以理解的是,上述第二方面至第四方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的集成电路性能分析方法的流程示意图;

图2是本申请实施例提供的静态随机存取存储器的IP核的电路结构;

图3是本申请实施例提供的对静态随机存取存储器的IP核的读出电流进行蒙地卡罗模拟的参数表;

图4是本申请实施例提供的集成电路性能分析装置的结构示意图;

图5是本申请实施例提供的仿真设备的结构示意图。

具体实施方式

以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。

应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。

本申请实施例提供一种集成电路性能分析方法,可以应用于任意的具有数据处理功能、能够对集成电路进行仿真以实现性能分析的仿真算设备。仿真设备可以是平板电脑、笔记本电脑、个人计算机、上网本、服务器等,本申请实施例对仿真设备的具体类型不作任何限制。

如图1所示,本申请实施例提供的集成电路性能分析方法,包括如下步骤S101至S106:

步骤S101、对目标电路进行预设次数蒙地卡罗模拟,获得所述目标电路的模拟结果,所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数。

在应用中,目标电路可以是任意需要进行性能分析的集成电路,例如,静态随机存取存储器(Static Random-Access Memory,SRAM)的IP核。预设次数可以由用户根据实际需要进行自定义设置或者采用默认设置。符合高良率要求的蒙地卡罗模拟次数通常为数百万次,预设次数应当设置为远小于数百万次的次数,以降低对目标电路进行蒙地卡罗模拟时所需消耗的算力资源。预设次数可以设置为数千次,例如,2000次~5000次中的任意数值,具体可以为3000次。

在应用中,仿真设备可以包括实体按键、触控传感器、手势识别传感器和语音识别单元中的至少一种人机交互器件,使得用户可以通过对应的触控方式、手势操控方式或语音控制方式输入模拟次数设置指令,用于设置预设次数。实体按键和触控传感器可以设置于仿真设备的任意位置,例如,控制面板。对实体按键的触控方式具体可以是按压或拨动。对触控传感器的触控方式具体可以为按压或触摸等。手势识别传感器可以设置在仿真设备的壳体外部的任意位置。用于控制仿真设备的手势可以由用户根据实际需要自定义设置或者采用出厂时的默认设置。语音识别单元可以包括麦克风和语音识别芯片,也可以仅包括麦克风并由仿真设备的处理器来实现语音识别功能。用于控制仿真设备的语音可以由用户根据实际需要自定义设置或者采用出厂时的默认设置。

在一个实施例中,步骤S101之前,包括:

接收模拟次数设置指令;

根据所述模拟次数设置指令设置预设次数。

步骤S102、对所述目标电路的模拟结果进行变异数分析,获得所述目标电路的变异数分析结果;

步骤S103、根据所述目标电路的变异数分析结果,确定所述目标电路中的关键器件。

在应用中,在对目标电路进行较少次数的蒙地卡罗模拟之后,根据模拟结果对目标电路进行变异数分析(Analysis of Variance,ANOVA)获得对应的变异数分析结果,然后根据该变异数分析结果,确定目标电路中对目标电路的变异数的变化影响较大的关键器件。

在一个实施例中,步骤S103包括:

根据所述目标电路的变异数分析结果中变异数的大小,确定所述目标电路中使得所述变异数不在变异数阈值范围内的关键器件。

在应用中,对目标电路进行预设次数的蒙地卡罗模拟,可以获得与预设次数的数量相等的模拟值,同时也会采用与预设次数的数量相等的样本对目标电路进行蒙地卡罗模拟,每个样本包括随机生成的目标电路中的所有器件的模拟参数,这些器件的模拟参数为随机数,所有模拟参数所构成的表格可以称之为随机数表或乱数表(random numbertable)。目标电路的变异数分析结果中的变异数即是指根据模拟值和标准值获得的变异数(也即方差)。根据目标电路的变异数分析结果中的变异数的大小和目标变电路中所有器件的模拟参数,可以确定变异数较大(也即变异数不在变异数阈值范围内)时,哪些器件的模拟参数也波动较大,模拟参数波动较大的器件即为对目标电路的变异数的变化影响较大的关键器件。

步骤S104、根据预设乱数表对所述关键器件进行符合高良率要求的蒙地卡罗模拟,获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合;

步骤S105、根据所述乱数组合对所述目标电路进行蒙地卡罗模拟,获得所述目标电路的最差模拟结果;

步骤S106、根据所述目标电路的最差模拟结果,获得所述目标电路的良率分析结果。

在应用中,预设乱数表根据对关键器件的高良率要求确定,预设乱数表中的模拟参数用于对关键器件进行高良率的蒙地卡罗模拟,预设乱数表中的模拟参数是随机数,预设乱数表可以称之为预设随机数表。在确定目标电路中对其变异数影响较大的关键器件之后,首先,仅对这些关键器件进行符合高良率要求的蒙地卡罗模拟,也即仅对这些关键器件进行数百万次等级的蒙地卡罗模拟,获得这些关键器件的模拟结果;然后,从模拟结果中筛选出最差模拟结果,并获得与关键器件的最差模拟结果对应的预设乱数表中的乱数组合;再然后,仅根据乱数组合中的少量模拟参数对目标电路进行蒙地卡罗模拟,获得目标电路的最差模拟结果;最后,仅对目标电路的最差模拟结果中的模拟值与符合高良率要求的标准值进行比对,就可以确定目标电路是否符合高良率要求,相比于对直接对整个目标电路进行数百万次等级的蒙地卡罗模拟,可以有效降低所需消耗的算力资源并节省成本。

在应用中,用户可以通过仿真设备的人机交互器件输入乱数表设置指令,以将用于对关键器件进行符合高良率要求的蒙地卡罗模拟的乱数表设置为预设乱数表。

在一个实施例中,步骤S104之前,包括:

根据对所述关键器件的高良率要求确定所述预设乱数表。

在一个实施例中,步骤S104之前,包括:

接收乱数表设置指令;

根据所述乱数表设置指令设置预设乱数表。

在应用中,仿真设备在获得目标电路的良率分析结果之后,可以通过人机交互器件输出良率分析结果,以告知用户。人机交互器件还可以包括显示屏,以使得仿真设备可以通过播放语音或显示的方式输出目标电路的良率分析结果。

在一个实施例中,步骤S106之后,包括:

输出所述目标电路的良率分析结果。

在一个实施例中,步骤S101包括:

对静态随机存取存储器的IP核的读出电流进行预设次数蒙地卡罗模拟,获得所述IP核的模拟读出电流;

步骤S103包括:

根据所述IP核的模拟读出电流的变异数大小,确定所述IP核的驱动管、传输管和负载管中使得所述变异数不在变异数阈值范围内的关键器件。

在应用中,目标电路可以是静态随机存取存储器的IP核,集成电路性能分析方法具体可以用于对IP核进行读出电流(read current)验证,通过对IP核的读出电流进行预设次数蒙地卡罗模拟,可以获得相应的与预设次数的数量相等的模拟读出电流,然后这些模拟读出电流和标准读出电流获得的对应数量的变异数,根据变异数的大小和IP核中的驱动管、传输管和负载管的模拟参数,可以确定变异数较大(也即变异数不在变异数阈值范围内)时,驱动管、传输管和负载管中的哪些器件的模拟参数也波动较大,模拟参数波动较大的器件即为对IP核的变异数的变化影响较大的关键器件。

在应用中,常见的静态随机存取存储器的IP核通常包括六个晶体管,也即两个驱动管、两个传输管和两个负载管。

如图2所示,示例性的示出了一个包括六个晶体管的静态随机存取存储器的IP核的电路结构;其中,IP核包括第一传输管PG1、第二传输管PG2、第一驱动管PD1、第二驱动管PD2、第一负载管PU1和第二负载管PU2;

第一传输管PG1的输入端与第一位线BL电连接,第一传输管PG1的输出端分别与第一驱动管PD1的输入端、第一负载管PU1的输出端、第二驱动管PD2的受控端和第二负载管PU2的受控端电连接,第一传输管PG1的控制端与字线WL电连接;

第二传输管PG2的输入端与第二位线BLB电连接,第二传输管PG2的输出端分别与第二驱动管PD2的输入端、第二负载管PU2的输出端、第一驱动管PD1的受控端和第一负载管PG1的受控端电连接,第二传输管PG2的控制端与字线WL连接;

第一驱动管PD1的输出端和第二驱动管PD2的输出端接地GND;

第一负载管PU1的输入端和第二负载管PU2的输入端接电源VDD。

如图3所示,示例性的示出了对静态随机存取存储器的IP核的读出电流进行3000次蒙地卡罗模拟的参数表,其中,第一传输管PG1、第二传输管PG2、第一驱动管PD1、第二驱动管PD2、第一负载管PU1和第二负载管PU2中的每个晶体管所对应的列中的数据包括3000个用于进行蒙地卡罗模拟所使用的晶体管的模拟参数,读出电流所对应的列中的数据包括3000个模拟读出电流。

由图3所示的参数表可以看出静态随机存取存储器的IP核中的关键器件包括第一传输管PG1和第一驱动管PD1。

本申请实施例提供的集成电路性能分析方法,通过首先对目标电路进行较少次数的蒙地卡罗模拟,获得目标电路的模拟结果;然后对目标电路的模拟结果进行变异数分析,获得目标电路的变异数分析结果;再然后根据目标电路的变异数分析结果,确定目标电路中的关键器件,并根据预设乱数表对关键器件进行符合高良率要求的蒙地卡罗模拟,获得与关键器件的最差模拟结果对应的预设乱数表中的乱数组合;最后根据乱数组合对目标电路进行蒙地卡罗模拟,获得目标电路的最差模拟结果,并根据目标电路的最差模拟结果,获得目标电路的良率分析结果,可以有效节约对目标电路进行产业化验证时耗费的资源并降低成本。

应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。

如图4所示,本申请实施例还提供一种集成电路性能分析装置,用于执行上述照明控制实施例中的步骤。集成电路性能分析装置可以是仿真设备中的虚拟装置(virtualappliance),由仿真设备的处理器运行,也可以是仿真设备本身。

如图4所示,本申请实施例提供的集成电路性能分析装置100,包括:

第一模拟单元101,用于对目标电路进行预设次数蒙地卡罗模拟,获得所述目标电路的模拟结果,所述预设次数远小于符合高良率要求的蒙地卡罗模拟次数;

第一分析单元102,用于对所述目标电路的模拟结果进行变异数分析,获得所述目标电路的变异数分析结果;

确定单元103,用于根据所述目标电路的变异数分析结果,确定所述目标电路中的关键器件;

第二模拟单元104,用于根据预设乱数表,对所述关键器件进行符合高良率要求的蒙地卡罗模拟,获得与所述关键器件的最差模拟结果对应的所述预设乱数表中的乱数组合;

第三模拟单元105,用于根据所述乱数组合对所述目标电路进行蒙地卡罗模拟,获得所述目标电路的最差模拟结果;

第二分析单元106,用于根据所述目标电路的最差模拟结果,获得所述目标电路的良率分析结果。

在一个实施例中,集成电路性能分析装置还包括:

接收单元,用于接收模拟次数设置指令;

设置单元,用于根据所述模拟次数设置指令设置预设次数。

在一个实施例中,所述确定单元还用于根据对所述关键器件的高良率要求确定所述预设乱数表。

在一个实施例中,所述接收单元,还用于接收乱数表设置指令;

所述设置单元,还用于根据所述乱数表设置指令设置预设乱数表。

在一个实施例中,集成电路性能分析装置还包括:

输出单元,用于输出所述目标电路的良率分析结果。

在应用中,集成电路性能分析装置中的各模块可以为软件程序模块,也可以通过处理器中集成的不同逻辑电路实现,还可以通过多个分布式处理器实现。

如图5所示,本申请实施例还提供一种仿真设备200包括:至少一个处理器201(图5中仅示出一个处理器)、存储器202以及存储在存储器202中并可在至少一个处理器201上运行的计算机程序203,处理器201执行计算机程序203时实现上述各个集成电路性能分析方法实施例中的步骤。

在应用中,仿真设备可包括,但不仅限于,处理器、存储器。本领域技术人员可以理解,图5仅仅是仿真设备的举例,并不构成对仿真设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如还可以包括输入输出设备、网络接入设备等。输入输出设备可以包括前述人机交互器件,人机交互设备包括显示屏时,显示屏用于显示仿真设备的工作参数。网络接入设备可以包括通信模块,用于仿真设备与用户终端进行通信。

在应用中,处理器可以是中央处理单元(Central Processing Unit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

在应用中,存储器在一些实施例中可以是仿真设备的内部存储单元,例如仿真设备的硬盘或内存。存储器在另一些实施例中也可以是仿真设备的外部存储设备,例如仿真设备上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(SecureDigital,SD)卡,闪存卡(Flash Card)等。进一步地,存储器还可以既包括仿真设备的内部存储单元也包括外部存储设备。存储器用于存储操作系统、应用程序、引导装载程序(BootLoader)、数据以及其他程序等,例如计算机程序的程序代码等。存储器还可以用于暂时地存储已经输出或者将要输出的数据。

在应用中,显示屏可以为薄膜晶体管液晶显示屏(Thin Film Transistor LiquidCrystal Display,TFT-LCD)、液晶显示屏(Liquid Crystal Display,LCD)、有机电激光显示屏(Organic Electroluminesence Display,OLED)、量子点发光二极管(Quantum DotLight Emitting Diodes,QLED)显示屏等。

在应用中,通信模块可以根据实际需要设置为任意能够与客户端直接或间接进行远距离有线或无线通信的器件,例如,通信模块可以提供应用在网络设备上的包括无线局域网(Wireless Localarea Networks,WLAN)(如Wi-Fi网络),蓝牙,Zigbee,移动通信网络,全球导航卫星系统(Global Navigation Satellite System,GNSS),调频(FrequencyModulation,FM),近距离无线通信技术(Near Field Communication,NFC),红外技术(Infrared,IR)等通信的解决方案。通信模块可以包括天线,天线可以只有一个阵元,也可以是包括多个阵元的天线阵列。通信模块可以通过天线接收电磁波,将电磁波信号调频以及滤波处理,将处理后的信号发送到处理器。通信模块还可以从处理器接收待发送的信号,对其进行调频、放大,经天线转为电磁波辐射出去。

需要说明的是,上述装置/模块之间的信息交互、执行过程等内容,由于与本申请方法实施例基于同一构思,其具体功能及带来的技术效果,具体可参见方法实施例部分,此处不再赘述。

所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中,上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。另外,各功能模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。

本申请实施例还提供了一种仿真设备,该仿真设备包括:至少一个处理器、存储器以及存储在所述存储器中并可在所述至少一个处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现上述各个集成电路性能分析方法实施例中的步骤。

本申请实施例还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现可实现上述各个集成电路性能分析方法实施例中的步骤。

本申请实施例提供了一种计算机程序产品,当计算机程序产品在仿真设备上运行时,使得仿真设备执行时实现可实现上述各个集成电路性能分析方法实施例中的步骤。

所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括:能够将计算机程序代码携带到拍照仿真设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random AccessMemory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。

在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的模块及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中,应该理解到,所揭露的仿真设备和方法,可以通过其它的方式实现。例如,以上所描述的仿真设备实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或模块的间接耦合或通讯连接,可以是电性,机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。

15页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种自动化EMC滤波器设计方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类