具体实施方式

本发明的核心是提供一种MLC芯片的错误率分析方法、系统及装置，可对MLC芯片的具体数据块和页进行错误率分析，且可在不同比特状态下分析具体数据块和页的错误率，有利于MLC芯片的性能全面分析。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明实施例提供的一种MLC芯片的错误率分析方法的流程图。

该MLC芯片的错误率分析方法包括：

步骤S1：从MLC芯片中选取预设数量的数据块，并将数据块进行预设次数的擦写操作；其中，数据块包含2*N页，2*N页分为N对页，每对页均包含用于存储双比特位中高比特位的第一页和用于存储双比特位中低比特位的第二页；数据块中所有第一页所写入的数据相同、所有第二页所写入的数据相同。

具体地，MLC芯片中包含多个数据块（擦除操作的最小单位），每个数据块内包含多个页（写入操作的最小单位），如128页、256页及512页。对于MLC芯片，两个比特位（bit）作为一个单位，称为双比特位，双比特位包括MSB（Most Significant Bit，最高有效位）比特位和LSB（Least Significant Bit，最低有效位）比特位，若原本写入的内容为MN，则MSB比特位（即高比特位）为M、LSB比特位（即低比特位）为N。需要说明的是，双比特位的高比特位和低比特位会映射到不同的页，即每个数据块内包含两大类页，分别称为第一页（Upperpage，上页）和第二页（lower page，下页），第一页用于存储双比特位中的高比特位，第二页用于存储双比特位中的低比特位。也就是说，第一页和第二页为一对页，第一页中的高比特位和第二页中与之对应的低比特位才能组成完整的双比特位。

基于此，本申请首先从MLC芯片中选取预设数量（如占芯片数据块总数的20%，一般不会将所有的数据块都选择在内，那样数据会有些庞大，不便于错误率分析）的数据块，然后对这些选取的数据块进行压力测试，即将这些选取的数据块进行预设次数的擦写操作，以为后续分析MLC芯片的具体数据块和页的错误率做好准备。需要说明的是，数据块中多个第一页所写入的数据相同，且数据块中多个第二页所写入的数据相同。

步骤S2：待擦写操作完成后，读取数据块的每个第一页和第二页对应的每组双比特位，并确定每组双比特位的比特状态；其中，比特状态包括一个表示数据写入正确的第一比特状态及三个表示数据写入错误的第二比特状态。

具体地，本申请在选取的数据块进行预设次数的擦写操作完成后，对选取的任一数据块均进行如下操作（以第一数据块为例说明）：读取第一数据块的每个第一页和第二页对应的每组双比特位（从第一数据块的第一页中读取一双比特位中的高比特位，从第一数据块的第二页中读取此双比特位中的低比特位，可将数据放入缓存器中，供后续分析使用），并确定每组双比特位的比特状态（有11、10、01、00四种情况），以为后续分析MLC芯片的具体数据块和页的错误率。

比如，可以理解的是，如果原本向第一数据块的第一页和第二页中写入一组双比特位10，则从第一数据块的第一页和第二页中读取此组双比特位的比特状态应为10，若从第一数据块的第一页和第二页中读取此组双比特位的比特状态为11或01或00，说明此组双比特位出现写入错误。也就是说，第一数据块的所有双比特位的比特状态有四种情况：一个表示数据写入正确的比特状态（称为第一比特状态）及三个表示数据写入错误的比特状态（称为第二比特状态）。

步骤S3：统计目标页对应的所有双比特位在目标比特状态下的第一总数量，并将第一总数量除以目标页对应的双比特位总数量，得到目标页在目标比特状态下的第一错误率；其中，目标页为任一第一页或任一第二页；目标比特状态为任一第二比特状态。

具体地，以目标页（指任一第一页或任一第二页，同一数据块中第一页和第二页的数量相同）为例，本申请统计目标页对应的所有双比特位在目标比特状态（指任一第二比特状态）下的第一总数量，然后将目标页在目标比特状态下对应的第一总数量除以目标页对应的双比特位总数量，便可得到目标页在目标比特状态下的错误率（称为第一错误率），从而可得到目标页分别在三个第二比特状态下的第一错误率。

需要说明的是，在统计页错误率时，通常容易想到统计一对页中第一页的单比特位错误率和第二页的单比特位错误率，比如，第一页统一写入比特1，第二页统一写入比特0，则统计第一页单比特位错误率即统计第一页中由比特1变为比特0的比例，统计第二页单比特位错误率即统计第二页中由比特0变为比特1的比例。但是，在MLC芯片下，统计页对应的双比特位错误率才更有意义，而统计页对应的单比特位错误率并不能直接反映页对应的双比特位错误率，这是因为一组双比特位“10”，比特1写入第一页，比特0写入第二页，若此组双比特位“10”变为“01”，则第一页和第二页的单比特位错误数量均加1，而对于双比特位这只是一个错误，所以若想从页对应的单比特位错误率计算页对应的双比特位错误率，还需进行错误去重处理，才能得到真正的页对应的双比特位错误率。

步骤S4：统计数据块对应的所有双比特位在目标比特状态下的第二总数量，并将第二总数量除以数据块对应的双比特位总数量，得到数据块在目标比特状态下的第二错误率，以基于第一错误率和第二错误率分析MLC芯片的性能。

具体地，以第一数据块为例说明（其余数据块同理），本申请统计第一数据块对应的所有双比特位在目标比特状态（指任一第二比特状态）下的第二总数量，然后将第一数据块在目标比特状态下对应的第二总数量除以第一数据块对应的双比特位总数量，便可得到第一数据块在目标比特状态下的错误率（称为第二错误率），从而可得到第一数据块分别在三个第二比特状态下的第二错误率，以实现基于数据块各页对应的第一错误率和数据块对应的第二错误率全面分析MLC芯片的性能。

本发明提供了一种MLC芯片的错误率分析方法，从MLC芯片中选取预设数量的数据块，并将数据块进行预设次数的擦写操作；待擦写操作完成后，读取数据块的每个第一页和第二页对应的每组双比特位，并确定每组双比特位的比特状态；统计目标页对应的所有双比特位在表示数据写入错误的目标比特状态下的第一总数量，并将第一总数量除以目标页对应的双比特位总数量，得到目标页在目标比特状态下的第一错误率；统计数据块对应的所有双比特位在目标比特状态下的第二总数量，并将第二总数量除以数据块对应的双比特位总数量，得到数据块在目标比特状态下的第二错误率，以基于第一错误率和第二错误率分析MLC芯片的性能。可见，本申请可对MLC芯片的具体数据块和页进行错误率分析，且可在不同比特状态下分析具体数据块和页的错误率，有利于MLC芯片的性能全面分析。

在上述实施例的基础上：

作为一种可选的实施例，在统计目标页对应的所有双比特位在目标比特状态下的第一总数量的同时，MLC芯片的错误率分析方法还包括：

统计目标页对应的所有双比特位在第一比特状态下的第三总数量，并将第三总数量除以目标页对应的双比特位总数量，得到目标页在第一比特状态下的第一正确率。

进一步地，本申请在统计目标页对应的所有双比特位在目标比特状态下的第一总数量的同时，还统计目标页对应的所有双比特位在第一比特状态下的第三总数量，并将目标页在第一比特状态下对应的第三总数量除以目标页对应的双比特位总数量，得到目标页在第一比特状态下的正确率（称为第一正确率）。

作为一种可选的实施例，在统计数据块对应的所有双比特位在目标比特状态下的第二总数量的同时，MLC芯片的错误率分析方法还包括：

统计数据块对应的所有双比特位在第一比特状态下的第四总数量，并将第四总数量除以数据块对应的双比特位总数量，得到数据块在第一比特状态下的第二正确率。

进一步地，以第一数据块为例说明（其余数据块同理），本申请在统计第一数据块对应的所有双比特位在目标比特状态下的第二总数量的同时，还统计第一数据块对应的所有双比特位在第一比特状态下的第四总数量，并将第一数据块在第一比特状态下对应的第四总数量除以第一数据块对应的双比特位总数量，得到第一数据块在第一比特状态下的正确率（称为第二正确率）。

可以理解的是，MLC芯片的各数据块在第一比特状态下的正确率越高、数据块的各页在第一比特状态下的正确率越高，MLC芯片的性能越好。

作为一种可选的实施例，从MLC芯片中选取预设数量的数据块的过程，包括：

将MLC芯片的各数据块按照存储顺序依次进行编号；

从各数据块中选取无故障的数据块，并从无故障的数据块中选取同等数量的奇数编号的数据块和偶数编号的数据块作为分析错误率的数据块使用。

具体地，本申请在从MLC芯片中选取预设数量的数据块时，可先将MLC芯片的各数据块按照存储顺序依次进行编号（1、2、3、4……），然后遵从三个条件进行数据块选择：1）选取的数据块总数量=预设数量；2）选取的数据块为好块（即无故障的数据块），这是因为坏块本身错误率较高，会误判；3）选取的奇数编号的数据块和偶数编号的数据块数量相等，这是因为奇数编号的数据块和偶数编号的数据块在错误分布上有所区别，因此应保证数据块奇数偶数编号均匀分布。则本申请从MLC芯片的各数据块中选取无故障的数据块，并从无故障的数据块中选取同等数量的奇数编号的数据块和偶数编号的数据块作为分析错误率的数据块使用。

作为一种可选的实施例，将数据块进行预设次数的擦写操作的过程，包括：

将数据块进行数据擦除操作；其中，数据块内所有页在擦除后的状态均为11；

将数据块进行数据写入操作；其中，数据块中第一页所写入的比特数据均为1、第二页所写入的比特数据均为0；

待数据写入操作完成后，返回执行将数据块进行数据擦除操作的步骤，直至数据块的擦写操作总次数达到预设次数。

具体地，以第一数据块为例说明（其余数据块同理），本申请对第一数据块的压力测试过程为（参照下表1）：1）将第一数据块进行数据擦除操作；其中，第一数据块内所有页在擦除后的状态均为11；2）将第一数据块进行数据写入操作；其中，第一数据块中第一页所写入的比特数据均为1、第二页所写入的比特数据均为0，即第一数据块对应的所有双比特位所写入的数据为10；3）重复步骤1）和步骤2）的数据擦除操作和数据写入操作，直至第一数据块的擦写操作总次数达到预设次数。

表1

需要说明的是，在数据块的页写入数据时，其对应的存储电路的电压有所变化，如图2所示，双比特位在不同比特状态下的电压分布情况为：比特状态11对应的电压＜比特状态01对应的电压＜比特状态00对应的电压＜比特状态10对应的电压。之所以在压力测试时选择11到10的变化，是保证电压有最大的跳变，此时压力最大，损耗最大，从而压力测试更为有效。

作为一种可选的实施例，统计目标页对应的所有双比特位在目标比特状态下的第一总数量的过程，包括：

根据，统计目标页对应的所有双比特位在目标比特状态下的第一总数量；

其中，比特状态包括三个第二比特状态L0、L1、L3和第一比特状态L2四种；L_2j=1表示比特状态由L2变为L_j，L_2j=0表示比特状态未由L2变为L_j，j=0、1、3；表示目标页对应的第t1个双比特位所对应的L_2j数值，t1的最大值为目标页对应的双比特位总数量；为目标页对应的所有双比特位在比特状态L_j下的第一总数量。

具体地，双比特位的比特状态有四种情况：一个表示数据写入正确的第一比特状态（用L2表示）及三个表示数据写入错误的第二比特状态（用L0、L1、L3表示）。即原本向数据块写入的双比特位的比特状态为L2，若从数据块中读取的双比特位的比特状态为L2，说明数据未出现错误，则数据未出现错误存在一种情况：双比特位的比特状态一直是L2（此情况表示为L₂₂）；若从数据块中读取的双比特位的比特状态为L0、L1、L3，说明数据出现错误，则数据出现错误存在三种情况：1）双比特位的比特状态由L2变为L0（此情况表示为L₂₀）；2）双比特位的比特状态由L2变为L1（此情况表示为L₂₁）；3）双比特位的比特状态由L2变为L3（此情况表示为L₂₃）。

基于此，本申请统计目标页对应的所有双比特位在目标比特状态（指任一第二比特状态）下的第一总数量的关系式为：，其中，L_2j=1表示比特状态由L2变为L_j，L_2j=0表示比特状态未由L2变为L_j，j=0、1、3；表示目标页对应的第t1个双比特位所对应的L_2j数值，t1的最大值为目标页对应的双比特位总数量（page比特总数）；为目标页对应的所有双比特位在比特状态L_j下的第一总数量。

作为一种可选的实施例，统计数据块对应的所有双比特位在目标比特状态下的第二总数量的过程，包括：

根据，统计数据块对应的所有双比特位在目标比特状态下的第二总数量；

其中，表示数据块的第t2个第一页或第二页所对应的第一总数量，t2的最大值为数据块的第一页总数量或第二页总数量；为数据块对应的所有双比特位在比特状态L_j下的第二总数量。

具体地，本申请统计数据块对应的所有双比特位在目标比特状态（指任一第二比特状态）下的第二总数量的关系式为：，其中，表示数据块的第t2个第一页或第二页所对应的第一总数量，t2的最大值为数据块的第一页总数量或第二页总数量（第一或第二page总数）；为数据块对应的所有双比特位在比特状态L_j下的第二总数量。

另外，本申请可基于MLC芯片的各数据块对应的所有双比特位在各比特状态下的总数量绘制一个表格，并基于数据块内各页对应的所有双比特位在各比特状态下的总数量绘制另一个表格，目的是能够清晰地对比特状态的转换规律进行统计。

比如，以L06B NAND（一种非易失闪存芯片）为例进行分析，该芯片有512个block，单个block有256个页。选择40个block进行测试，其中20个奇数块，20个偶数块，并保证选择的块是好块，进行1000次的擦写的压力测试，内容为L2 = 10（第二页写0，第一页写1）。

数据读取分析并统计，最后得到的结果如下表2（以page 17和page 20为例）：

表2

可以很清楚的看到比特状态的变化规律，进行百分比的处理，即得到如下表3的结果：

表3

请参照图3，图3为本发明实施例提供的一种MLC芯片的错误率分析系统的结构示意图。

该MLC芯片的错误率分析系统包括：

擦写模块1，用于从MLC芯片中选取预设数量的数据块，并将数据块进行预设次数的擦写操作；其中，数据块包含2*N页，2*N页分为N对页，每对页均包含用于存储双比特位中高比特位的第一页和用于存储双比特位中低比特位的第二页；数据块中所有第一页所写入的数据相同、所有第二页所写入的数据相同；N为大于1的整数；

状态确定模块2，用于待擦写操作完成后，读取数据块的每个第一页和第二页对应的每组双比特位，并确定每组双比特位的比特状态；其中，比特状态包括一个表示数据写入正确的第一比特状态及三个表示数据写入错误的第二比特状态；

页统计模块3，用于统计目标页对应的所有双比特位在目标比特状态下的第一总数量，并将第一总数量除以目标页对应的双比特位总数量，得到目标页在目标比特状态下的第一错误率；其中，目标页为任一第一页或任一第二页；目标比特状态为任一第二比特状态；

数据块统计模块4，用于统计数据块对应的所有双比特位在目标比特状态下的第二总数量，并将第二总数量除以数据块对应的双比特位总数量，得到数据块在目标比特状态下的第二错误率，以基于第一错误率和第二错误率分析MLC芯片的性能；

将所述数据块进行预设次数的擦写操作的过程，包括：

将所述数据块进行数据擦除操作；其中，所述数据块内所有页在擦除后的状态均为11；

将所述数据块进行数据写入操作；其中，所述数据块中第一页所写入的比特数据均为1、第二页所写入的比特数据均为0；

待数据写入操作完成后，返回执行将所述数据块进行数据擦除操作的步骤，直至所述数据块的擦写操作总次数达到预设次数。

作为一种可选的实施例，页统计模块3还用于：

在统计目标页对应的所有双比特位在目标比特状态下的第一总数量的同时，统计目标页对应的所有双比特位在第一比特状态下的第三总数量，并将第三总数量除以目标页对应的双比特位总数量，得到目标页在第一比特状态下的第一正确率；

数据块统计模块4还用于：

在统计数据块对应的所有双比特位在目标比特状态下的第二总数量的同时，统计数据块对应的所有双比特位在第一比特状态下的第四总数量，并将第四总数量除以数据块对应的双比特位总数量，得到数据块在第一比特状态下的第二正确率。

本申请提供的错误率分析系统的介绍请参考上述错误率分析方法的实施例，本申请在此不再赘述。

本申请还提供了一种MLC芯片的错误率分析装置，包括：

存储器，用于存储计算机程序；

处理器，用于在执行计算机程序时实现上述任一种MLC芯片的错误率分析方法的步骤。

本申请提供的错误率分析装置的介绍请参考上述错误率分析方法的实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。