一种用于GaN功率管的高侧双NMOS管分段驱动系统
阅读说明：本技术 一种用于GaN功率管的高侧双NMOS管分段驱动系统 (High-side double-NMOS tube sectional driving system for GaN power tube ) 是由 余思远 祝靖 施刚 张伟 陆兆俊 朱涛 于 2021-08-27 设计创作，主要内容包括：本发明公开一种用于高侧GaN功率管的双NMOS分段驱动电路,在高侧GaN功率管开启过程中,通过dVS/dt检测电路检测出VS上升斜率并转化成控制电压Vctr,Vctr通过控制压控电流源输出电流大小来控制上拉NMOS的栅极电压上升速度,进而调节GaN功率管在弥勒平台期间栅极驱动电流大小；当检测到弥勒平台结束,通过电荷泵抬升上拉NMOS的栅极电压,最大化GaN功率管栅极驱动电流,加快其完全开启,实现了小的dv/dt噪声并保证了高侧GaN功率管快的开启速度,电路结构容易实现,占用面积小。(The invention discloses a double-NMOS (N-channel metal oxide semiconductor) segmented driving circuit for a high-side GaN power tube, wherein in the starting process of the high-side GaN power tube, a dVS/dt detection circuit is used for detecting a VS (voltage-to-noise ratio) rising slope and converting the VS rising slope into a control voltage Vctr, and the Vctr controls the grid voltage rising speed of a pull-up NMOS (N-channel metal oxide semiconductor) by controlling the output current of a voltage-controlled current source so as to further adjust the grid driving current of the GaN power tube during a miller platform; when the miller platform is detected to be finished, the grid voltage of the pull-up NMOS is raised through the charge pump, the grid driving current of the GaN power tube is maximized, the GaN power tube is completely started, small dv/dt noise is realized, the fast starting speed of the high-side GaN power tube is ensured, the circuit structure is easy to realize, and the occupied area is small.)
技术领域
本发明涉及半桥驱动中高侧功率器件的驱动电路，尤其是涉及一种用于高侧GaN(氮化钾)功率管的双NMOS管分段驱动系统，属于电子技术及集成电路技术领域。
背景技术
半桥栅驱动电路在电机驱动、电子镇流器、DC/DC电压转换电路中有着广泛的应用，它用来驱动两个以图腾柱形式连接的高、低侧功率开关器件，使其交替导通来实现输出电压的调节。与传统的采用硅基MOSFET作为高、低侧功率管相比，GaN功率器件具有开关速度快、工作频率高、导通电阻小、温度特性好等优点，GaN功率器件是高频、高功率密度、高效率电源系统中理想的开关器件。
GaN功率器件超快的开启速度使浮动地VS处产生更高的dVS/dt噪声，高的dVS/dt噪声使得高侧驱动电路产生误响应。现有技术中，高侧驱动电路通常使用PMOS和NMOS 双管结构驱动GaN功率器件，其驱动能力与PMOS管、NMOS管宽长比成正比。由于电子的迁移率是空穴迁移率的三倍左右，可知相同宽长比的NMOS管驱动能力约为PMOS 管驱动能力的三倍，采用双NMOS管结构可在保证驱动能力的同时减小芯片的版图面积，但是在输出高电平时，双NMOS管结构中上拉NMOS管的栅源电压VGS会随着输出电压升高而降低，导致驱动电流降低
现有技术通过增加GaN功率器件栅极电阻来减慢其开启速度，从而降低dVS/dt噪声。增加栅极电阻虽然可以降低dVS/dt噪声，但却降低了GaN功率器件的关断速度，增加了开关损耗，并且驱动电流不能随dVS/dt改变而调整，当dVS/dt很小时，将浪费驱动电路的驱动能力。现有技术中，采用自举二极管和自举电容的双NMOS管驱动电路可以防止上拉NMOS管的栅源电压VGS随着输出电压升高而降低。采用自举结构虽然可以解决上拉NMOS管的栅源电压VGS随着输出电压升高而降低的问题，但是需要在高侧驱动电路内部增加电平转换电路，并且集成的自举二极管极大地增加了芯片的面积。
发明内容
针对现有技术中存在的上述不足，本发明的目的在于提供一种用于高侧GaN功率管的双NMOS管分段驱动系统，以缓解高侧GaN功率管开启速度与dVS/dt噪声的矛盾。
为实现上述发明目的，本发明采用以下技术方案：一种采用GaN功率管的高侧双NMOS管分段驱动系统，其特征在于：包括：dVS/dt检测电路、压控电流源、下降沿触发器、反相器INV1、PMOS管P1、NMOS管N1、反相缓冲器Buffer1、同相缓冲器Buffer2、电荷泵电容Cp、开关管Np以及双NMOS管中的上拉NMOS管Nup和下拉NMOS管Ndown；
反相器INV1的输入作为高侧双NMOS管分段驱动系统的输入端连接高压电平移位电路的输出信号VGH，反相器INV1的输出端连接PMOS管P1的栅极、NMOS管N1的栅极和同相缓冲器Buffer2的输入端，PMOS管P1的漏极与NMOS管N1的漏极互连并连接下降沿触发器的R端以及开关管Np的源极和开关管Np寄生的体二极管Dp的阳极，体二极管Dp的阴极连接开关管Np的漏极以及上拉NMOS管Nup的栅极和电荷泵电容Cp 的一端，电荷泵电容Cp的另一端连接反相缓冲器Buffer1的输出端，反相缓冲器Buffer1 的输入端连接下降沿触发器的输出端Q，上拉NMOS管Nup的漏极连接浮动电源VB， dVS/dt检测电路连接在浮动电源VB与浮动地VS及公共地GND之间，dVS/dt检测电路输出两路信号，一路输出电压信号Vctr连接由浮动电源VB供电的压控电流源的输入端，另一路输出脉冲信号Vmp连接下降沿触发器的输入端S，压控电流源的输出电流Ictr连接 PMOS管P1的源极，NMOS管N1的源极连接浮动地VS，同相缓冲器Buffer2的输出端连接开关管Np的栅极和下拉NMOS管Ndown的栅极，下拉NMOS管Ndown的源极连接浮动地VS，上拉NMOS管Nup的源极与下拉NMOS管Ndown的漏极互连并作为高侧双NMOS管分段驱动系统的输出端，输出驱动信号VHO连接高侧GaN功率管MH的栅极；
上述高侧双NMOS管分段驱动系统，根据高侧GaN功率管MH开启过程中不同的阶段，在高侧GaN功率管MH栅极使用不同的栅极驱动电流，在高侧GaN功率管开启过程中，反相器INV1的输入信号VGH由低电平变为高电平，反相器INV1的输出由高电平变为低电平，PMOS管P1导通，压控电流源输出电流Ictr依次通过PMOS管P1、开关管 Np寄生的体二极管Dp为上拉NMOS管Nup的栅极充电；通过dVS/dt检测电路检测浮动地VS处的电压变化率，将检测出的VS处电压的上升斜率转化成控制电压Vctr控制压控电流源输出电流Ictr的大小来控制上拉NMOS管Nup的栅极电压上升速度，进而调节高侧GaN功率管在弥勒平台期间栅极驱动电流大小；dVS/dt检测电路的输出脉冲信号Vmp 表示高侧GaN功率管弥勒平台时间段，脉冲信号Vmp的下降沿表示GaN功率管弥勒平台结束，下降沿触发器的输出端Q控制反相缓冲器Buffer1输出端翻转，电荷泵电容Cp 抬升上拉NMOS管Nup的栅极电压，最大化高侧GaN功率管栅极驱动电流，加快高侧 GaN功率管完全开启，在降低dVS/dt噪声同时，加快了高侧GaN功率管MH的开启速度。
所述dVS/dt检测电路包括二极管D1、D2、D3和D4、电阻R1和R3、高速比较器 CMP以及高压LDMOS；高压LDMOS的栅极与源极互连并接地，寄生电容Cpar跨接在 LDMOS的源、漏极之间，高压LDMOS的漏极连接二极管D1的阳极、二极管D2的阴极和二极管D3的阴极，二极管D1阴极连接浮动电源VB，二极管D2的阳极为dVS/dt检测电路的控制电压Vctr输出端连接高速比较器CMP的反相端和电阻R1的一端，电阻R1 的另一端连接浮动电源VB，二极管D3的阳极连接浮动地VS和电阻R3的一端，电阻R3 的另一端连接二极管D4的阴极和高速比较器CMP的同相端，二极管D4的阳极连接浮动电源VB，高速比较器CMP的输出端为dVS/dt检测电路的脉冲信号Vmp输出端。
在高侧GaN功率管开启过程中，浮动地VS电压上升，浮动电源VB电压随之升高，高压LDMOS的寄生电容Cpar两端电压升高，电阻R1和二极管D2提供充电路径，电阻 R1上的压降衡量dVS/dt大小：
其中，dVS/dt为高压LDMOS寄生电容Cpar两端电压即噪声信号变化率，Cpar表示高压LDMOS寄生电容容值，R1表示电阻值。
所述压控电流源包括运算放大器AMP、NMOS管N2、PMOS管P2和P3以及电阻 R2；运算放大器AMP的同相端作为压控电流源的输入端连接dVS/dt检测电路输出的的控制电压Vctr，运算放大器AMP的反相端连接电阻R2的一端和NMOS管N2的源极，电阻R2的另一端连接浮动地VS，运算放大器AMP的输出端连接NMOS管N2的栅极， NMOS管N2的漏极连接PMOS管P2的漏极和栅极以及NMOS管N2的栅极，PMOS管 P2的源极和PMOS管P3的源极均连接浮动电源VB，PMOS管P3的漏极输出压控电流源的输出电流Ictr。
压控电流源根据dVS/dt检测电路输出的控制电压Vctr调控输出电流Ictr，输出电流 Ictr与dVS/dt负相关，其表达式为：
本发明的优点及显著效果：与现有技术相比，本发明使用的双NMOS管分段驱动电路，可根据高侧GaN功率管开启过程中的不同的阶段使用不同的栅极驱动电流，在弥勒平台期间，根据dVS/dt大小调节栅极驱动电流，当检测到弥勒平台结束后，通过电荷泵抬升上拉NMOS管的栅极电压，最大化GaN功率管栅极驱动电流，加快其完全开启，实现小的dVS/dt噪声并保证高侧GaN功率管快的开启速度，同时双NMOS管的驱动电路可以降低在保证驱动能力的同时减小芯片的版图面积。
附图说明
图1为本发明在半桥驱动电路中的应用拓扑图；
图2为本发明实施例的双NMOS分段驱动电路原理图；
图3为本发明实施例的双NMOS分段驱动电路信号时序图；
图4为本发明实施例的dVS/dt检测电路原理图；
图5为本发明实施例的dVS/dt检测电路电压波形图；
图6为本发明实施例的压控电流源原理图；
图7为本发明实施例的压控电流源输出电流与dVS/dt关系图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。
图1为本发明在半桥驱动电路中的应用拓扑图。采用高侧双NMOS管分段驱动电路替代现有技术高侧双NMOS管驱动电路，其余同现有技术。输入的PWM信号首先通过死区控制电路产生高低两路非交叠信号，低侧信号VGL通过低侧驱动电路驱动低侧GaN 功率管，高侧信号需要经过高压电平移位电路转化成高压域信号再通过高侧双NMOS分段驱动电路驱动高侧GaN功率管，二极管DB与电容CB构成浮动电源，为高压域供电，驱动电路供电电压为VDD，高低侧GaN功率管的母线电压为VIN。
参看图2，本发明包括dVS/dt检测电路、压控电流源、下降沿触发器、反相器INV1、PMOS管P1、NMOS管N1、反相缓冲器Buffer1、同相缓冲器Buffer2、电荷泵电容Cp、开关管Np、上拉NMOS管Nup、下拉NMOS管Ndown。反相器INV1的输入端与高侧驱动电路输入端VGH相连，反相器INV1的输出端与P1的栅极、N1的栅极以及同相缓冲器 Buffer2的输入端相连，P1的漏极与N1的漏极、下降沿触发器的R端、开关管Np的源端相连，二极管Dp为开关管Np的体二极管，实际电路中并不存在二极管Dp，体二极管 Dp的阳极与开关管Np的源极相连接，体二极管D1的阴极与开关管Np的漏极相连接，同相缓冲器Buffer2的输出端与开关管Np的栅极、下拉NMOS管Ndown的栅极相连， dVS/dt检测电路的一个输出接压控电流源的输入端，另一个输出下降沿触发器的S端，压控电流源的输出端接P1的源极，下降沿触发器的Q端接反相缓冲器Buffer1的输入端，电荷泵电容Cp一端接反相缓冲器Buffer1的输出端，另一端接上拉NMOS管Nup的栅极、开关管Np的漏极，上拉NMOS管Nup的漏极与浮动电源VB相连，下拉NMOS管Ndown 的源极与浮动地相连，上拉NMOS管Nup的源极和下拉NMOS管Ndown的漏极接节点 VHO，节点VHO作为高侧驱动电路输出端，用于驱动高侧GaN功率管。
在高侧GaN功率管开启过程中，双NMOS分段驱动电路信号时序图如图3所示，首先输入信号VGH由低电平变为高电平，节点V1由高电平变为低电平，节点V5与节点V1 同相，因此下拉NMOS管Ndown关断，开关管Np处于关断状态，但是随着节点V2电压上升，体二极管Dp导通，为电荷泵电容Cp及上拉NMOS管Nup的栅极寄生电容充电，充电路径依次为压控电流源、P1管、体二极管Dp直到节点V4，使节点V4电压升高，随之输出电压VHO(即高侧GaN功率管栅极电压)升高、输出电流IG(即高侧GaN功率管栅极驱动电流)增大。当VHO升高至GaN功率管弥勒平台电压后，浮动地VS开始快速上升，通过dVS/dt检测电路检测出VS上升斜率并转化成一个控制电压Vctr，Vctr通过压控电流源来控制上拉NMOS管Nup的栅极电压上升速度，进而调节GaN功率管在弥勒平台期间栅极驱动电流大小，形成一个闭环负反馈，从而降低dVS/dt噪声。
在VS从GND上升到母线电压VIN期间，dVS/dt检测电路检测对应输出一个短脉冲Vmp，短脉冲Vmp的下降沿表示弥勒平台结束，下降沿触发器检测到Vmp的下降，再通过反相缓冲器Buffer1使节点V3跳变为高电平，由于电容Cp两端电压不会突变，因此电荷泵电容Cp抬升节点V4电压(上拉NMOS的栅极)至最大值，最大化GaN功率管栅极驱动电流，加快其完全开启，缓解了现有技术中固定栅极驱动电流驱动效率与dVS/dt噪声的矛盾。
在高侧GaN功率管关断过程中，输入信号VGH由高电平变为低电平，节点V5由低电平变为高电平，开关管Np导通，随着节点V2由高电平变为低电平，开关管Np为电荷泵电容Cp及上拉NMOS管Nup的栅极寄生电容放电，放电路径为节点V4、开关管Np、 N1管、浮动地VS，节点V4电压被下拉为低电平，上拉NMOS管Nup关断，同时由于V2 由高电平变为低电平，下降沿触发器被复位，节点V3变为低电平，至此电荷泵电容Cp 两端电压为0，节点V5变为高电平，下拉NMOS管Nup导通，输出电压VHO变为低电平，高侧GaN功率管关断。
本发明的dVS/dt检测电路一种实施例原理图如图4所示，包括二极管D1、D2、D3、D4，电阻R1、R3，高速比较器CMP，高压LDMOS。高压LDMOS的栅极、源极与地短接，寄生电容Cpar跨接在LDMOS的漏极源极之间，高压LDMOS的漏极与二极管D1阳极、二极管D2阴极、二极管D3阴极相连，二极管D1阴极接浮动电源VB，二极管D1阳极接浮动地VS，二极管D2阳极与电阻R1相接与节点Vctr，电阻R1的另一端接浮动电源VB，二极管D4与电阻R3串接在浮动电源VB和浮动地VS之间，其中串联节点为Vref，高速比较器同相端接节点Vref，反相端接节点Vctr，高速比较器输出脉冲信号Vmp。
本发明的dVS/dt检测电路实施例的电压波形图如图5所示，在高侧GaN功率管开启过程中，浮动地VS快速上升，浮动电源VB随之升高，高压LDMOS的寄生电容Cpar 两端电压升高，电阻R1和二极管D2提供充电路径，与dVS/dt成正比的充电电流流过电阻R1，因此可根据R1上的压降可以衡量dVS/dt大小，节点Vctr可表示为：
其中，dVS/dt为高压LDMOS寄生电容两端电压变化率，Cpar表示高压LDMOS寄生电容容值，R1表示电阻值。
二极管D3用来钳位电压，保护高速比较器及其之后的电路，二极管D4与电阻R3串接在浮动电源VB和浮动地VS之间，产生一个低于VB约0.7V的参考电压Vref，通过比较节点Vref和节点Vctr的电压，输出一个脉冲信号Vmp用来表示高侧GaN功率管弥勒平台时间段；当高侧GaN功率管关断、低侧GaN功率管开启，浮动地VS快速下降，寄生电容Cpar两端电压降低，二极管D1为寄生电容Cpar提供放电支路。
本发明的压控电流源一种实施例原理图如图6所示，由运算放大器AMP，NMOS管N2，PMOS管P2、P3，电阻R2组成；其中运算放大器AMP同相端接节点Vctr，反相端与电阻R2的上端及NMOS管N2源极相连，运算放大器AMP的输出端与NMOS管N2 栅极相连，电阻R2的下端接浮动地VS，PMOS管P2栅极和漏极与NMOS管N2漏极相连，PMOS管P2、P3栅极相连构成电流镜，PMOS管P3漏极接输出控制电流Ictr。
本发明实施例的压控电流源输出电流与dVS/dt关系图如图7所示。运算放大器及N2 管构成V-I转化结构，压控电流源可根据dVS/dt检测电路输出的Vctr调控电流Ictr，控制电流Ictr与dVS/dt负相关，其表达式为：
其中，dVS/dt为高压LDMOS寄生电容两端电压变化率，Cpar表示高压LDMOS寄生电容容值，R1、R2表示电阻值。
以上所述仅为本发明的优选实例而已，并不限于本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。