阅读说明：本技术 一种碳化硅器件的门极驱动电路及驱动方法 (Gate drive circuit and drive method of silicon carbide device ) 是由 张勇 刘平 于 2020-06-24 设计创作，主要内容包括：本发明公开了一种碳化硅器件的门极驱动电路及驱动方法,能够抑制导通过程中电流过冲,有效的提高电路系统的可靠性,减小了碳化硅器件的导通损耗。门极驱动电路包括：驱动模块、分压模块、积分模块及差分模块；驱动模块根据脉冲宽度调制信号生成原始驱动信号；分压模块对原始驱动信号进行分压处理,得到第一电压信号和第二电压信号,将第一电压信号发送至积分模块,将第二电压信号发送至差分模块；积分模块对第一电压信号进行预置时间的延迟处理；差分模块对延迟处理后的第一电压信号和第二电压信号进行差分运算,得到输出信号,使得在预置时间之前,输出信号为第二电压信号,在预置时间之后,输出信号的电压值小于第二电压信号的电压值。(The invention discloses a gate drive circuit and a gate drive method of a silicon carbide device, which can inhibit current overshoot in a conduction process, effectively improve the reliability of a circuit system and reduce the conduction loss of the silicon carbide device. The gate drive circuit includes: the device comprises a driving module, a voltage division module, an integration module and a difference module; the driving module generates an original driving signal according to the pulse width modulation signal; the voltage division module performs voltage division processing on the original driving signal to obtain a first voltage signal and a second voltage signal, the first voltage signal is sent to the integration module, and the second voltage signal is sent to the difference module; the integration module carries out delay processing of preset time on the first voltage signal; and the difference module performs difference operation on the first voltage signal and the second voltage signal after the delay processing to obtain an output signal, so that the output signal is the second voltage signal before the preset time, and the voltage value of the output signal is smaller than that of the second voltage signal after the preset time.)

一种碳化硅器件的门极驱动电路及驱动方法

技术领域

本发明涉及电路领域，特别是涉及一种碳化硅器件的门极驱动电路及驱动方法。

背景技术

传统硅(Si)材料功率器件的禁带宽度较窄，阻断电压低，在能耗、工作温度以及开关频率方面都难以满足新一代功率系统的要求，成为了电力电子技术发展的瓶颈。碳化硅(SiC)作为一种具有宽禁带、高击穿电压的新型半导体材料，其禁带宽度约为Si材料的3倍，击穿电压是Si材料的10倍以上。与传统的Si基功率器件相比，SiC MOSFET具有较高的阻断电压、较低的通态电阻、良好的导热特能、高速开断能力等优点，在电动汽车驱动、航天航空、新能源工业等应用领域拥有传统功率器件无法比拟的巨大优势。

虽然SiC MOSFET在应用中具有较多的优势，但是因为其具有非常高的开关速度，导致SiC MOSFET对驱动电路的封装、布线、线路的杂散寄生电感以及器件自身节电容非常敏感，主要体现在高电压、高功率和高开关速度的应用下，SiC MOSFET开通和关断时容易产生很高的电压变化率(dv/dt)和电流变化率(di/dt)，造成电流过冲、电压过冲、且具有长时间的开关振荡等问题，会显著增加器件损耗，严重影响系统的效率、电磁兼容等性能，降低系统可靠性。

为了保护SiC器件通常会采取措施抑制过电流和过电压，现有的变驱动电阻的方法虽然可以延缓电流的上升和下降时间，但增加了开关延时和米勒平台时间，使SiCMOSFET产生更大的开关损耗，影响转换器的效率；现有的增加缓冲电路的方法虽然可以有效降低SiC MOSFET关断过电压，但无法降低开通过电流，并且缓冲电路需要用到高压器件，不仅不会减小电路的损耗，反而会带来更大的附加损耗；现有的闭环式主动驱动电路虽然可以做到精确的控制开关过程的波形，抑制电压电流尖峰和降低开关损耗，但是实现较复杂，需要用到高速高带宽运放、D/A转换芯片和FPGA等器件，实现成本昂贵，控制延时较长；现有的多驱动电阻控制法在延时阶段、电流上升阶段与米勒平台阶段投切电阻控制开关速度，每一条并联支路都含有一个双向开关，由于SiCMOSFET的开关过程短暂，需要为双向开关增加更快速的驱动电路，一般采用CPLD/FPGA实现多驱动电阻控制，增加了系统的成本和复杂性。

因此，现有的技术均无法同时解决电流过冲、系统可靠性和导通损耗的问题。

发明内容

本发明的目的是提供一种碳化硅器件的门极驱动电路及驱动方法，能够抑制导通过程中电流过冲，有效的提高电路系统的可靠性，减小了碳化硅器件的导通损耗。

本发明第一方面提供一种碳化硅器件的门极驱动电路，包括：

驱动模块、分压模块、积分模块及差分模块；

驱动模块与分压模块连接；

分压模块与积分模块及差分模块连接；

差分模块与积分模块、分压模块及碳化硅器件的栅极连接；

驱动模块根据脉冲宽度调制信号生成原始驱动信号，将原始驱动信号发送至分压模块，原始驱动信号的电压值为碳化硅器件的正驱动电压值；

分压模块对原始驱动信号进行分压处理，得到第一电压信号和第二电压信号，将第一电压信号发送至积分模块，将第二电压信号发送至差分模块，第二电压信号与原始驱动信号相同；

积分模块对第一电压信号进行预置时间的延迟处理，预置时间处于碳化硅器件的漏极电流上升阶段内；

差分模块对延迟处理后的第一电压信号和第二电压信号进行差分运算，得到输出信号，使得在预置时间之前，输出信号为第二电压信号，在预置时间之后，输出信号的电压值小于第二电压信号的电压值。

进一步的，分压模块包括：

第一分压单元、第二分压单元；

第二分压单元的第一端与驱动模块及差分模块连接；

第一分压单元的第一端与第二分压单元的第二端及积分模块连接，第一分压单元的第二端接地。

进一步的，积分模块包括：

积分电阻单元、积分电容单元；

积分电阻单元的第一端与第一分压单元的第一端和第二分压单元的第二端连接；

积分电阻单元的第二端与积分电容单元的第一端及差分模块连接，积分电容单元的第二端接地。

进一步的，差分模块包括：

第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元及减法器；

第一电阻单元的第一端与积分电阻单元的第二端及积分电容单元的第一端连接，第一电阻单元的第二端与第二电阻单元的第一端和减法器的正输入端连接；

第二电阻单元的第二端与减法器的输出端连接；

第三电阻单元的第一端与第二分压单元的第一端连接，第三电阻单元的第二端与第四电阻单元的第一端和减法器的负输入端连接；

第四电阻单元的第二端接地。

进一步的，

第一分压单元和第二分压单元分别为第一分压电阻和第二分压电阻；

第一分压电阻的电阻值为R1，第二分压电阻的电阻值为R2，第一电压信号的电压值为U1，第二电压信号的电压值为U2，第一分压电阻和第二分压电阻的阻值关系为：

U1/U2＝R3/(R3+R4)。

进一步的，

积分电阻单元为积分电阻，积分电容单元为积分电容；

积分电阻的电阻值为R3，积分电容的电容值为C，预置时间的值为T；

积分电阻的电阻值与积分电容的电容值的关系为：

T＝R3*C。

进一步的，

第一电阻单元的电阻值为R4，第二电阻单元的电阻值为R5，第三电阻单元的电阻值为R6，第四电阻单元的电阻值为R7；

第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元的阻值关系为：

R5/R4＝R7/R6＝1。

进一步的，门极驱动电路还包括：

正驱动单相导通二极管、负驱动单相导通二极管、正驱动电阻及负驱动电阻；

正驱动单相导通二极管的正极与驱动模块连接，正驱动单相导通二极管的负极与第二分压单元的第一端连接；

正驱动电阻的第一端与减法器的输出端连接，正驱动电阻的第二端与碳化硅器件的栅极连接；

负驱动电阻的第一端与碳化硅器件的栅极连接，负驱动电阻的第二端与负驱动单相导通二极管的正极连接，负驱动单相导通二极管的负极与驱动模块连接。

本发明第二方面提供一种碳化硅器件的驱动方法，应用于第一方面中的碳化硅器件的门极驱动电路，驱动方法包括：

驱动模块接收脉冲宽度调制信号，生成原始驱动信号，原始驱动信号的电压值为碳化硅器件的正驱动电压值；

分压模块对原始驱动信号进行分压处理，得到第一电压信号和第二电压信号，第二电压信号与原始驱动信号相同；

积分模块对第一电压信号进行预置时间的延迟处理；

在预置时间之前，差分模块的输出信号为第二电压信号；

在预置时间之后，差分模块对延迟处理后的第一电压信号和第二电压信号进行差分运算，得到输出信号，输出信号的电压值小于第二电压信号的电压值。

由上可见，碳化硅器件的门极驱动电路包括驱动模块、分压模块、积分模块及差分模块，驱动模块与分压模块连接，分压模块与积分模块及差分模块连接，差分模块与积分模块、分压模块及碳化硅器件的栅极连接，驱动模块根据脉冲宽度调制信号生成原始驱动信号，将原始驱动信号发送至分压模块，原始驱动信号的电压值为碳化硅器件的正驱动电压值，分压模块对原始驱动信号进行分压处理，得到第一电压信号和第二电压信号，将第一电压信号发送至积分模块，将第二电压信号发送至差分模块，第二电压信号与原始驱动信号相同，积分模块对第一电压信号进行预置时间的延迟处理，预置时间处于碳化硅器件的漏极电流上升阶段内，差分模块对延迟处理后的第一电压信号和第二电压信号进行差分运算，得到输出信号，使得在预置时间之前，输出信号为第二电压信号，在预置时间之后，输出信号的电压值小于第二电压信号的电压值。通过分压模块分压截取出原始驱动信号的第一电压信号，再通过积分模块实现延迟，经过预置时间后，碳化硅器件处于导通过程中漏极电流上升的后半阶段，将分压后得到的第一电压信号与第二电压信号通过差分模块进行差分运算，所得到的输出信号的电压值相比于原始驱动信号的电压值有所降低，从而减小漏极电流上升速度，抑制导通过程中电流过冲，同时有效的提高系统可靠性，减小导通损耗。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的碳化硅器件的门极驱动电路的一个实施例的结构示意图；

图2为本发明提供的碳化硅器件的门极驱动电路的另一个实施例的结构示意图；

图3为本发明提供的碳化硅器件的门极驱动电路的又一个实施例的结构示意图；

图4为本发明提供的碳化硅器件的驱动方法的一个实施例的流程示意图；

图5为本发明提供的电流电压波形图。

具体实施方式

本发明的核心是提供一种碳化硅器件的门极驱动电路及驱动方法，能够抑制导通过程中电流过冲，有效的提高电路系统的可靠性，减小了碳化硅器件的导通损耗。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

一般碳化硅器件导通过程可分为四个阶段：导通延时阶段，电流上升阶段，电压下降阶段，饱和导通阶段，这四个阶段所对应的直流侧电流电压波形以及电压开关信号波形各不相同。在碳化硅器件开通过程中，开关速度非常快，对电路中的寄生电感极其敏感，从而导致器件在开通过程中不可避免的产生电流过冲的问题。电流过冲的大小与漏极电流I_D的上升速度dI_D/dt有关，而电流过冲值I_rr与dI_D/dt的关系表达式为：

其中dI_D/dt计算式为：

Q_rr表示反并联二极管的反向恢复电荷，V_CC表示正驱动电压，V_TH表示碳化硅器件的导通阈值电压，I_load表示负载电流，g_m表示碳化硅器件的跨导，C_iss表示碳化硅器件的输入电容，C_iss＝C_gd+C_gs，R_on表示开通栅极电阻，L_s表示源极寄生电感。

可知，在寄生电感一定的条件下，通过调节漏极电流的上升速度dI_D/dt可以有效的改善电流过冲的问题，在电流上升阶段降低驱动电压可以降低电流变化率dI_D/dt，进而减小开通过程的电流过冲量。

如图1所示，本发明实施例提供一种碳化硅器件的门极驱动电路，包括：

驱动模块101、分压模块102、积分模块103及差分模块104；

驱动模块101与分压模块102连接；

分压模块102与积分模块103及差分模块104连接；

差分模块104与积分模块103、分压模块102及碳化硅器件105的栅极连接；

驱动模块101根据脉冲宽度调制信号生成原始驱动信号，将原始驱动信号发送至分压模块，原始驱动信号的电压值为碳化硅器件的正驱动电压值；

分压模块102对原始驱动信号进行分压处理，得到第一电压信号和第二电压信号，将第一电压信号发送至积分模块103，将第二电压信号发送至差分模块104，第二电压信号与原始驱动信号相同；

积分模块103对第一电压信号进行预置时间的延迟处理，预置时间处于碳化硅器件105的漏极电流上升阶段内；

差分模块104对延迟处理后的第一电压信号和第二电压信号进行差分运算，得到输出信号，使得在预置时间之前，输出信号为第二电压信号，在预置时间之后，输出信号的电压值小于第二电压信号的电压值。

本发明实施例中，通过分压模块102分压截取出原始驱动信号的第一电压信号，再通过积分模块103实现延迟，经过预置时间后，碳化硅器件105处于导通过程中漏极电流上升的后半阶段，将分压后得到的第一电压信号与第二电压信号通过差分模块104进行差分运算，所得到的输出信号的电压值相比于原始驱动信号的电压值有所降低，从而达到减小漏极电流上升速度，抑制导通过程中电流过冲，同时有效的提高系统可靠性，减小导通损耗。

可选的，如图2所示，本发明的一些实施例中，分压模块102包括：

第一分压单元201、第二分压单元202；

第二分压单元202的第一端与驱动模块101及差分模块104连接；

第一分压单元201的第一端与第二分压单元202的第二端及积分模块103连接，第一分压单元201的第二端接地。

可选的，如图2所示，本发明的一些实施例中，积分模块103包括：

积分电阻单元203、积分电容单元204；

积分电阻单元203的第一端与第一分压单元201的第一端和第二分压单元202的第二端连接；

积分电阻单元203的第二端与积分电容单元204的第一端及差分模块104连接，积分电容单元204的第二端接地。

可选的，如图2所示，本发明的一些实施例中，差分模块104包括：

第一电阻单元205、第二电阻单元206、第三电阻单元207、第四电阻单元208及减法器209；

第一电阻单元205的第一端与积分电阻单元203的第二端及积分电容单元204的第一端连接，第一电阻单元205的第二端与第二电阻单元206的第一端和减法器209的正输入端连接；

第二电阻单元206的第二端与减法器209的输出端连接；

第三电阻单元207的第一端与第二分压单元202的第一端连接，第三电阻单元207的第二端与第四电阻单元208的第一端和减法器209的负输入端连接；

第四电阻单元208的第二端接地。

结合以上图2所示的实施例，对各模块中的各单元的具体实例进行限定，可选的，如图3所示，本发明的一些实施例中，

第一分压单元和第二分压单元分别为第一分压电阻和第二分压电阻；

第一分压电阻的电阻值为R1，第二分压电阻的电阻值为R2，第一电压信号的电压值为U1，第二电压信号的电压值为U2，第一分压电阻和第二分压电阻的阻值关系为：

U1/U2＝R1/(R1+R2)。

本发明实施例中，假设驱动电平需要正负电压两种，分别是V_CC：+20V，和V_EE：-5V，也就是对+20V电压做相应的调制，而分压电路的主要作用是将20V的电压通过R₃和R₄分压转换为5V和20V两种电压，那么R1和R2的阻值关系为：

可选的，如图3所示，本发明的一些实施例中，

积分电阻单元为积分电阻，积分电容单元为积分电容；

积分电阻的电阻值为R3，积分电容的电容值为C，预置时间的值为T；

积分电阻的电阻值与积分电容的电容值的关系为：

T＝R3*C。

本发明实施例中，积分模块可以是R-C电路，主要作用是将分压得到的5V电压信号延迟一段时间再传输差分模块中，由预先设置的预置时间T可由下式计算得到：

T＝R3*C

若电容的单位是μF(微法)，R的单位是MΩ(兆欧)，时间常数的单位就是秒。SiCMOSFET的开通过程一般是纳秒级别(ns)，所以本实施例的电容单位级别为pF(皮法)，电阻的单位级别为kΩ(千欧)。

可选的，如图3所示，本发明的一些实施例中，

第一电阻单元的电阻值为R4，第二电阻单元的电阻值为R5，第三电阻单元的电阻值为R6，第四电阻单元的电阻值为R7；

第一电阻单元、第二电阻单元、第三电阻单元、第四电阻单元的阻值关系为：

R5/R4＝R7/R6＝1。

本发明实施例中，在理想运放情况下，电路看成虚短现象，节点P和节点N的电压相等(U_P＝U_N)，具体的节点方程如下式：

其中U_P＝U_N，可得到式：

通常取电阻R₁、R₂、R_f、R_p之间的电阻关系满足：

此时差分电路的输出电压U_o和输入电压U₁、U₂之间的关系式为：

本发明所用到的差分电路不需要将差分后的信号放大，所以设置电阻R_f＝R₁。

可选的，如图3所示，本发明的一些实施例中，门极驱动电路还包括：

正驱动单相导通二极管D1、负驱动单相导通二极管D2、正驱动电阻R_on及负驱动电阻R_off；

正驱动单相导通二极管D1的正极与驱动模块连接，正驱动单相导通二极管D1的负极与第二分压单元的第一端连接；

正驱动电阻R_on的第一端与减法器的输出端连接，正驱动电阻R_on的第二端与碳化硅器件的栅极连接；

负驱动电阻R_off的第一端与碳化硅器件的栅极(G)连接，负驱动电阻R_off的第二端与负驱动单相导通二极管D2的正极连接，负驱动单相导通二极管D2的负极与驱动模块连接。

如图4所示，本发明实施例提供一种碳化硅器件的驱动方法，应用于以上实施例描述的碳化硅器件的门极驱动电路，包括：

401、驱动模块接收脉冲宽度调制信号，生成原始驱动信号，原始驱动信号的电压值为碳化硅器件的正驱动电压值；

402、分压模块对原始驱动信号进行分压处理，得到第一电压信号和第二电压信号，第二电压信号与原始驱动信号相同；

403、积分模块对第一电压信号进行预置时间的延迟处理；

404、在预置时间之前，差分模块的输出信号为第二电压信号；

405、在预置时间之后，差分模块对延迟处理后的第一电压信号和第二电压信号进行差分运算，得到输出信号，输出信号的电压值小于第二电压信号的电压值。

本发明实施例中，驱动电路的工作原理如下：

开通延时阶段(t0-t1)：驱动信号由低电平上升为20V的高电平，经过单向二极管D₁，此时第二电压信号的电压U₂＝20V，第一电压信号的电压由于分压电阻R1的存在，此时U₁＝5V。U2处的电压经过R6、减法器、R_on作用于SiCMOSFET的栅极，U₁处电压经过电阻R5给电容C充电，节点P处的电压V_p近似为0，如图5所示，此时差分电路部分相当于一个电压跟随器，输入出电压等于输入电压U₂，所以此阶段SiC MOSFET的栅极电压U_g＝U₂＝20V。

电流上升阶段前半段(t₁-t₂)：第二电压信号的电压状态保持不变，U₂＝20V，差分模块依然等价于跟随电路，输出电压等于20V。第一电压信号的电压由于经过分压电阻R1、R2分压，U₁＝5V，再经过由电阻R3和电容C组成的R-C延迟电路，电压对电容C进行充电，使得电压信号没有第一时间传递到差分模块中，而是经过了一定时间的延迟，即图5所示的V_N是经过延时，在t2之后才变为5V的，这段时间内电流正处于上升阶段的前半段，此时的栅极电压U_g依然是大电压，图5所示V_g即为栅极电压U_g，在t1-t2阶段为20V，电流I_D的上升速度dI_D/dt较快，SiC MOSFET没有达到完全导通的状态。

电流上升阶段后半段(t₂-t₃)：第一电压信号的电压经过预置时间T的延时之后，继续向下一级传递，作用在差分模块上，此时减法器的正输入端的电压为20V，负输入端的电压为5V，两端电压信号经过差分电路调制后输出端电压为15V。SiC MOSFET的栅极电压U_g相对于开通前半段的电压减小了，如图5所示V_g在t2之后下降为15V，此时电流I_D的上升速度dI_D/dt减小，在达到电流最大值之后，发生回落，在t3之后保持稳定的电流值，根据公式

可知导通时的电流过冲量值I_rr也会因此得到抑制减小，同时有效的提高系统可靠性，减小导通损耗。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。