使用具有反馈的有源预驱动器的GaN驱动器
阅读说明：本技术 使用具有反馈的有源预驱动器的GaN驱动器 (GaN driver using active predriver with feedback ) 是由 李剑锋 R·阿南思 M·查普曼 于 2019-08-28 设计创作，主要内容包括：一种基于增强模式GaN FET的栅极驱动器电路,包括有源预驱动器,用于驱动高摆率、高电流输出级GaN FET。由于来自预驱动器的有源驱动器电流,与使用无源上拉负载的预驱动器相比,输出级上拉FET可以更快地导通。有源预驱动器必须提供高于正常电源电压的电压来驱动输出级上拉FET的栅极,以使驱动器FET的最大输出电平能够接近正常电源电压。有源预驱动器中包括反馈电路,以避免需要两个电源电压。(A gate driver circuit based on an enhancement mode GaN FET includes an active pre-driver for driving a high slew rate, high current output stage GaN FET. Due to the active driver current from the pre-driver, the output stage pull-up FET can turn on faster than a pre-driver using a passive pull-up load. The active pre-driver must provide a voltage higher than the normal supply voltage to drive the gate of the output stage pull-up FET so that the maximum output level of the driver FET can approach the normal supply voltage. The active predriver includes a feedback circuit therein to avoid the need for two supply voltages.)
背景技术
1、发明领域
本发明总体上涉及使用有源预驱动器的基于增强模式GaN FET的驱动器，并且更具体地，涉及具有反馈的有源预驱动器，使得有源预驱动器可以在与栅极驱动器电路相同的电源电压下工作。
2、背景技术的描述
用于增强型GaN FET的典型栅极驱动器包括自举电路或带有耗尽模式FET的有源预驱动器，以向驱动器输出级高压侧FET的栅极端子提供增加的电压。自举栅极驱动器会在相关联的FET截止时将能量存储在电容器中，并使用存储的能量向FET的栅极端子施加大于电源电压的电压，即使相关FET的源极端子上的电压增加，它也保持导通状态。具有耗尽模式晶体管的有源预驱动器充当电流源，并向相关联的FET的栅极端子提供额外的驱动电流。
图1A-1B示出了传统的自举栅极驱动器的示意图。在图1A中，自举栅极驱动器100包括晶体管130、185和190以及电容器120。晶体管185和190包括输出级180。晶体管185的栅极端子接收控制信号CTL 115。响应于CTL 115为逻辑低，晶体管185用作断开开关，从而使输出节点195与接地110断开连接。节点125上的电压是电源电压Vdd减去晶体管130的栅极至源极电压VGS，使晶体管190充当闭合开关并将输出节点195连接到电源电压源105。随着输出节点195上的电压增加，电容器120两端的电压保持大约Vdd减去晶体管130的阈值电压VTH。节点125上的电压与输出节点195上的电压的增加成比例地增加，使得节点125上的电压增加到高于Vdd，并且随着其源极端子上的电压增加到大约Vdd而使晶体管190保持导通。不利地，来自电源电压源105的噪声直接出现在输出节点195上的电压中。
响应于CTL 115为逻辑高，晶体管185充当闭合开关，其将输出节点195连接至接地节点110，并迅速减小节点195处的电压至接地。二极管配置的晶体管130使节点125处的电压不降低到低于Vdd-VGS，从而使晶体管190保持为闭合开关并通过晶体管185将电流从电源电压源105传导至接地节点110。因此，栅极驱动器100响应于CTL 115为逻辑高而消耗大量电流，从而极大地增加了其功耗。
转到图1B，自举栅极驱动器150类似于图1A中所示的自举栅极驱动器100，但是并入了额外的晶体管135和电阻器145。晶体管135的栅极端子接收CTL 115。响应于CTL 115为逻辑高，晶体管135用作将节点140连接至接地节点110的闭合开关，从而使晶体管190截止并用作断开开关，并且将输出节点195从电源电压源105断开。电容器120经由晶体管130和135从电源电压源105充电。
响应于CTL 1 15为逻辑低，晶体管135用作断开开关，使节点140与接地节点110断开连接。节点125上的初始电压通过电阻器145增大了节点140上的电压。随着节点140上的电压增加到VTH以上，晶体管190导通并充当闭合开关，将输出节点195连接到电源电压源105。图1B所示的自举栅极驱动器150使用电阻器145有利地平衡晶体管190截止期间的静态电流与导通时间的长度。响应于CTL 115为逻辑高，电阻器145的较大电阻减小了通过自举栅极驱动器150的静态电流，从而减小了驱动器150的功耗，但是不利地，响应于CTL 115为逻辑低，晶体管190的导通速度变慢并且输出节点195上的电压相应增加。
图2A-B示出了常规有源预驱动器的示意图。在图2A中，有源预驱动器220包括晶体管225和耗尽模式晶体管235。晶体管285和290包括驱动器电路200的输出级280，类似于图1A-B所示的输出级180。晶体管225的栅极端子接收控制信号CTL 215，并且晶体管225的源极端子接地210。耗尽模式晶体管235像电流源一样起作用，并提供足够大的电流以上拉节点230上的电压，并随着其源极端子上的电压增加而保持晶体管290导通。
响应于CTL 215为逻辑高，晶体管225和285用作闭合开关。晶体管225将节点230连接到接地节点210，从而降低节点230上的电压并使晶体管290截止并用作断开开关。耗尽模式晶体管235保持导通并产生电流，该电流流过晶体管225流到地210，从而导致有源预驱动器200消耗静态电流。晶体管285将输出节点295连接到接地节点210，从而快速降低输出节点295上的电压到地。响应于CTL 215为逻辑低，晶体管225和285用作断开开关，将节点230和输出节点295与接地节点210断开。节点230上的电压增加到晶体管290的阈值电压VTH以上并将其导通。晶体管290用作闭合开关，并将输出节点295连接到电源电压源205A。输出节点295上的电压增加到大约Vdd-VTH，但是不能进一步增加到Vdd。
在图2B中，有源预驱动器220类似于图2A中所示的有源预驱动器，但是图2B的预驱动器220连接到第二电源电压源205B，第二电源电压源205B提供的电源电压VddH大于来自电源电压源205A的Vdd。较高的电源电压允许节点230上的电压大于Vdd+VTH，这允许输出节点295上的电压增加到大约Vdd。然而，添加第二电源电压源205B增加了驱动器电路200占用的半导体芯片的面积，并且增加了集成电路的复杂性，需要更高的引脚数，更多的外部旁路电容器，生成第二电源电压源205B的外部电路，静电放电电路和焊盘等。
发明内容
本发明通过带有反馈的有源预驱动器来解决上述常规自举栅极驱动器和有源预驱动器的缺点。本发明的有源预驱动器比具有无源上拉负载的预驱动器更快地导通输出级上拉FET，并且本发明的反馈电路允许驱动器电路以单个较高的电源电压工作，同时限制了驱动器的最大输出电压。
更具体地，本发明的有源预驱动器包括：输出级，用于驱动栅极驱动器输出级的上拉晶体管，电流源，其连接至单个电源电压，用以生成电压来驱动有源预驱动器的输出级，以及连接到有源预驱动器的输出电压并从电流源汲取反馈电流的反馈电路。
反馈电路被配置为维持输出节点上的特定电压，使得栅极驱动器可以在较高的电源电压上操作，但是维持输出节点上的较低的电压并保护负载免受较高的电源电压的影响。当第二输出级连接到输出节点时，第二输出级可以连接到电源电压节点，并且反馈电路保持特定的栅极电压，以保持晶体管在其源极端子上的电压增加时保持导通状态。通过在单个电源电压上工作，降低了栅极驱动器的复杂性和面积。在另一实施例中，反馈电路包括级联电流镜。
在另一个实施例中，电流源包括连接到第一节点和电源电压节点的电阻器。在又一个实施例中，电流源包括耗尽模式GaN FET。
现在将参考附图并在权利要求中指出，在此描述的上述和其他优选特征，包括实施方式的各种新颖细节和元件的组合。应当理解，仅通过说明的方式示出了特定的方法和装置，而不是作为权利要求的限制。如本领域技术人员将理解的，在不脱离权利要求的范围的情况下，本文的教导的原理和特征可以在各种和众多的实施例中采用。
附图说明
当结合附图时，根据下面阐述的详细描述，本公开的特征，目的和优点将变得更加明显，在附图中，相同的附图标记在全文中相应地标识，并且其中：
图1A-B示出了常规的自举栅极驱动器的示意图。
图2A-B示出了常规的有源预驱动器的示意图。
图3示出了根据本发明的第一实施例的有源预驱动器。
图4示出了根据本发明的第一实施例的变型的有源预驱动器。
图5示出了根据本发明的第二实施例的具有闭环反馈的有源预驱动器。
图6A-B示出了根据本发明第二实施例的用于有源预驱动器的两个闭环反馈电路。
图7示出了根据本发明的第三实施例的具有闭环反馈和输出级的有源预驱动器。
具体实施方式
在下面的详细描述中，参考某些实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们。应当理解，可以采用其他实施例，并且可以进行各种结构、逻辑和电气改变。在下面的详细描述中公开的特征的组合对于实践最广义的教导可能不是必需的，而是仅被教导为描述本教导的特别代表性的示例。
图3示出了根据本发明的第一实施例的具有有源预驱动器的栅极驱动器。栅极驱动器300包括有源预驱动器电路320和输出级380，其包括晶体管385和390，类似于图1A-B所示的输出级180以及晶体管185和190。有源预驱动器电路320包括晶体管325、345和355以及电阻器335。晶体管345和355包括有源预驱动器电路320的输出级340，类似于栅极驱动器300的输出级380。晶体管390、385、325、345和355优选地是增强模式GaN FET半导体器件，其与栅极驱动器300的其他组件单片集成到单个半导体芯片上。因为GaN FET能够承载大电流，支持高电压并且比传统晶体管更快地切换，与实现诸如MOSFET的其他晶体管的类似系统相比，栅极驱动器300能够更快地增加和减少输出节点395上的电压。因此，具有有源预驱动器电路320的栅极驱动器300可以驱动高摆率，高电流的GaN FET。
栅极驱动器300的输出级380连接到提供电源电压Vdd的第一电源电压源305A。在有源预驱动器电路320中，晶体管325的栅极端子接收CTL315，并且晶体管325的源极端子连接到地310。晶体管325的漏极端子在节点330的输出级340中连接到电阻器335和晶体管355的栅极端子。在一些实现方式中，第二电阻器连接在晶体管325的漏极端子与节点330之间，并且具有电阻，使得响应于CTL 315为逻辑高，第二电阻器上的电压降小于VTM，从而保持晶体管350截止。电阻器335进一步连接到第二电源电压源305B，该第二电源电压源305B提供的电源电压VddH大于来自电源电压源305A的Vdd。当来自电源电压源305B的VddH被施加到电阻器335并且电流流过电阻器335时，电阻器335用作栅极驱动器300的电流源。在其他实施例中，电阻器335可以由用作电流源的耗尽模式晶体管代替。
晶体管345的栅极端子接收CTL 315，并且晶体管345的源极端子连接到地310。晶体管345的漏极端子在节点350处的输出级380中连接到晶体管355的源极端子和晶体管390的栅极端子。晶体管355的漏极端子连接到第二电源电压源305B。晶体管355是有源上拉FET，并且小于晶体管390。由于晶体管355较小，因此与具有恒定电流负载或电阻性负载的预驱动器相比，其通过电阻器335导通更快并且消耗的总电流更少。此外，响应于CTL 315为逻辑高，电阻器335可以更大以减小通过有源预驱动器电路320的静态电流。
响应于CTL 315为逻辑高，晶体管325、345和385用作闭合开关，分别将节点330、350和395连接到地310。输出节点395上的电压迅速下降到地。节点350上的电压也迅速下降到地，从而截止晶体管390并使电源电压源305A与输出节点395断开。节点330上的电压也迅速地下降到地，从而截止晶体管350。电流仅流过电阻器335，该电阻器具有被选择为响应于CTL 315为逻辑高而减小电流流动的电阻，并减小了栅极驱动器300的功耗。
响应于CTL 315为逻辑低，晶体管325、345和385用作断开开关，分别将节点330、350和395与接地节点310断开。节点330上的电压增加到高于晶体管355的阈值电压VTH，从而将其导通。由于晶体管355两端的阈值电压降，用作源极跟随器的晶体管355增加节点350上的电压，直到节点330上的电压近似等于电源电压VddH并且节点350上的电压近似等于VddH-VTH。节点350上增加的电压使晶体管390导通，该晶体管将电源电压源305A连接到输出节点395。对于大于Vdd+2VTH的VddH，节点350上的电压大于Vdd+VTH，这使得晶体管390在其源极端子上的电压增加到大约Vdd时保持导通。尽管栅极驱动器300使用两个电源电压并且具有与多个电源电压相关联的增大的面积和复杂性，但是输出节点395上的电压达到Vdd。
图4示出了根据本发明的第一实施例的变型的具有有源预驱动器的栅极驱动器。栅极驱动器400类似于图3所示的栅极驱动器300，但是有源预驱动器电路420包括耗尽模式晶体管435而不是电阻器335和电阻器460。在有源预驱动器电路420中，晶体管425的漏极端子连接至电阻器460，电阻器460进一步连接至晶体管455的栅极端子以及节点430处的耗尽模式晶体管435的栅极端子和源极端子。耗尽模式晶体管435的漏极端子连接到第二电源电压源405B。耗尽模式晶体管435的作用类似于电流源。
响应于CTL 415为逻辑高，晶体管425、445和485用作闭合开关，分别将电阻器460和节点450和495连接到接地410。来自耗尽模式晶体管435的电流仅流过电阻器460，从而减少了栅极驱动器400的电流消耗。电阻器460具有被选择为减小电流流动的电阻，但是还响应于CTL 415为逻辑高而确保电阻器460两端的电压降小于VTH，从而保持晶体管455截止。
图5示出了根据本发明的第二实施例的具有有源预驱动器的栅极驱动器，该有源预驱动器具有闭环反馈。栅极驱动器电路500的有源预驱动器类似于图3中所示的有源预驱动器320，但是包括连接到节点530和550的反馈电路570。反馈电路570被配置为将节点550上的电压保持在以节点550的期望电压为中心的预定电压范围内。响应于节点550上的电压超过预定范围，反馈电路570产生反馈电流IF 575，引起电阻器535两端的电压降并降低晶体管555的栅极电压。结果，晶体管555的源极端子上的电压，即节点550和输出节点595上的电压被减小到预定范围内。反馈电路570通过在输出节点595上维持较低的期望电压并用作第二电源电压源，使栅极驱动器500能够在单个较高的电源电压上工作。例如，VddH为12伏(V)，并且反馈电路570维持等于5V的较低期望电压Vdd。
栅极驱动器500可以直接用作电容性负载的驱动器。在一些实施例中，额外的电阻器连接在晶体管525的漏极端子与节点530之间，以减小通过有源预驱动器的静态电流及其总功耗。选择附加电阻器的电阻，以使得响应于CTL 515为逻辑高而使其两端的电压降小于VTH，从而保持晶体管555截止。在一些实施例中，有源预驱动器包括充当电流源的耗尽模式晶体管，而不是电阻器535。耗尽模式晶体管的漏极端子连接到电源电压源505，并且耗尽模式晶体管的栅极和源极端子在节点530处连接在一起。
图6A-B示出了根据本发明第二实施例的用于有源预驱动器的两个闭环反馈电路。在图6A中，反馈电路600包括由晶体管605、610、615和620形成的级联电流镜。晶体管610的漏极和栅极端子与晶体管605的栅极端子在节点550处连接在一起。晶体管610的源极端子连接到晶体管620的栅极和漏极端子以及晶体管615的栅极端子。晶体管615和620的源极端子连接到地510。晶体管615的漏极端子连接到晶体管605的源极端子。晶体管605的漏极端子连接到节点530。
反馈电路600在节点550上保持的电压基于晶体管555、605、610、615和620的大小以及电阻535的电阻。对于如图6A所示的反馈电路600，其包括一个级联FET 610，期望电压等于晶体管610和620的阈值电压VTH和过驱动电压VOV。对于连接在一起的N个级联FET，所需电压等于(N+1)(VTH+VOV)。节点550上电压的建立时间由反馈电路600的响应时间确定。建立时间越短，对应于期望电压以上的过冲电压越小，级联电流镜越快。
在图6B中，反馈电路650包括一个简单的电流镜，该电流镜由晶体管655，660和二极管配置的晶体管665构成。晶体管660的漏极和栅极端子与晶体管655的栅极端子在节点550处连接在一起。晶体管660的源极端子和晶体管655的源极端子连接在一起，并连接到晶体管665的漏极和栅极端子。晶体管665的源极端子连接到地510，并且晶体管665被配置为二极管。晶体管655的漏极端子连接到节点530。通过在晶体管655和660的简单电流镜下方添加更多配置为二极管的晶体管来调整反馈电路650在节点550上保持的电压。
对于图6B所示的反馈电路650，其包括一个配置为二极管的晶体管665，类似于图6A所示的反馈电路600，期望电压等于晶体管660和665的阈值电压VTH和过驱动电压VOV。对于N个二极管或配置为二极管并连接到晶体管655和660的晶体管，期望电压等于(N+1)(VTH+VOV)。但是，与反馈电路600不同的是，有两个电流使晶体管665高于其阈值电压：流经晶体管655的电流和流经晶体管660的电流。这两个电流使晶体管665导通的速度比通过反馈电路600中的晶体管610的单个电流导通的速度快。因此，反馈电路650的建立时间比反馈电路600的建立时间短，节点550上的过冲电压也较小。
图7示出了根据本发明的第三实施例的具有有源预驱动器的栅极驱动器电路700，该有源预驱动器具有闭环反馈和输出级。栅极驱动器700包括有源预驱动器电路720和输出级780，其包括晶体管785和790，类似于图1A所示的输出级180以及晶体管185和190。输出级780连接到提供较高的电源电压VddH的电源电压源705。有源预驱动器电路720包括图6B所示的晶体管725、745和755，电阻器735和760以及反馈电路650。晶体管745和755包括用于有源预驱动器电路720的输出级740，类似于栅极驱动器700的输出级780。
在有源预驱动器电路720中，电阻器760被选择为具有电阻，使得响应于CTL 715为逻辑高，电阻器760两端的电压降小于VTH，从而保持晶体管750截止。在一些实施例中，省略了电阻器760，并且经历了更高的静态电流。在一些实施例中，用类似于电流源的耗尽模式晶体管代替电阻器735。耗尽模式晶体管的漏极端子连接到电源电压源705，并且耗尽模式晶体管的栅极和源极端子在节点730处连接到一起。
反馈电路650包括晶体管655、660和665，并且在本文中参考图6B进行讨论。与图3所示的栅极驱动器300相反，栅极驱动器700从单个电源电压源705和单个电源电压VddH操作，并且避免了与多个电源电压相关的面积增加和复杂性增加。为了将输出节点795上的最大电压设置为Vdd，例如图3所示的电源电压源305A所提供的电压，反馈电路650被配置为将节点750上的期望电压维持为大约等于Vdd+VTH。
栅极驱动器700包括输出级780，以将反馈电路650与输出节点795隔离。如果反馈电路650直接连接到输出节点795，则晶体管660的尺寸将增加，以承受通过晶体管790到输出节点795的更大电流，这也会增加通过反馈电路650的静态电流，并增加栅极驱动器700的电流消耗。晶体管755充当源极跟随器，并减小了电流晶体管660必须能够承受的电流，还减小了其尺寸和通过反馈电路650的静态电流。对于连接到输出节点795的容性负载，并且响应于输出节点795上的电压为Vdd，晶体管790截止并充当开路开关，将输出节点795与电源电压源705断开，并将输出节点795上的电压与VddH中的噪声隔离。
以上描述和附图仅被认为是实现本文所述的特征和优点的特定实施例的说明。可以对特定的工艺条件进行修改和替换。因此，本发明的实施例不被视为由前述描述和附图限制。