阅读说明：本技术 一种时钟电路 (Clock circuit ) 是由 曾夕 周璞 温建新 严慧婕 连夏梦 于 2020-04-02 设计创作，主要内容包括：本发明提供的一种时钟电路,包括振荡电路和上电复位电路,所述振荡电路包括连接的电流产生模块和环路振荡模块；所述电流产生模块,用于向所述环路振荡模块输出一控制电流；所述环路振荡模块,用于在所述控制电流的作用下输出一具有设定频率的振荡信号；以及所述上电复位电路与所述环路振荡模块连接,其用于在电源上电时提供使能控制信号。本发明通过将上电复位电路仅与环路振荡模块连接,使得在电源上电过程中,所述电流产生模块的所有节点随电源的上电逐渐建立,从而使得电流产生模块的电路建立时间包括在上电复位电路的使能控制信号释放的时间内,加快了振荡电路的建立时间。(The invention provides a clock circuit, which comprises an oscillation circuit and a power-on reset circuit, wherein the oscillation circuit comprises a current generation module and a loop oscillation module which are connected; the current generation module is used for outputting a control current to the loop oscillation module; the loop oscillation module is used for outputting an oscillation signal with a set frequency under the action of the control current; and the power-on reset circuit is connected with the loop oscillation module and is used for providing an enabling control signal when the power supply is powered on. According to the invention, the power-on reset circuit is only connected with the loop oscillation module, so that in the power-on process of the power supply, all nodes of the current generation module are gradually established along with the power-on of the power supply, the circuit establishment time of the current generation module is included in the release time of the enabling control signal of the power-on reset circuit, and the establishment time of the oscillation circuit is accelerated.)

一种时钟电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种时钟电路。

背景技术

随着集成电路的发展，电路性能需要不断地提高，其中，对于集成电路系统来说，时钟电路是很多模拟电路、数字电路的重要输入信号，因此时钟电路是集成电路中的一个重要电路。

在很多系统中，时钟电路必须在上电之后快速响应，这样能缩短整个系统的上电建立时间。因此如何快速稳定的启动时钟电路是时钟电路中的一个重要课题。而由于时钟电路中的振荡电路的受到POR(Power-on Reset，上电复位)电路的控制，使得整个振荡电路的所有节点的电压需要同时开启并缓慢建立，直至稳定。如图1所示，时钟电路的POR电路同时连接了电流产生模块10和环路振荡模块20，这样就使得整个振荡电路的所有节点的电压都需要在POR电路的控制信号释放之后开始建立，接着等所有节点的电压稳点之后时钟才可以稳定。这就造成振荡电路稳定的时间为POR电路释放所需时间，以及其所有节点的电压稳定所需时间之和，使得整个建立时间较长，最终造成整个振荡电路建立较慢。

发明内容

本发明提供了一种时钟电路，以解决振荡电路建立较慢的问题。

为解决上述技术问题，本发明提供了一种时钟电路，包括振荡电路和上电复位电路，所述振荡电路包括连接的电流产生模块和环路振荡模块，

所述电流产生模块，用于向所述环路振荡模块输出一控制电流；

所述环路振荡模块，用于在所述控制电流的作用下输出一具有设定频率的振荡信号；以及

所述上电复位电路，用于在电源上电后向所述环路振荡模块提供使能控制信号；

所述上电复位电路连接所述环路振荡模块。

可选的，所述环路振荡模块包括第一子模块和第二子模块，所述第一子模块和第二子模块串联，所述第一子模块包括若干比较器以及若干控制逻辑电路。

进一步的，所述第一子模块包括比较器第一比较器、第二比较器、第一控制逻辑电路和第二控制逻辑电路；

所述第一比较器的第一输入端同时连接了所述电流镜支路以及所述第二比较器的第二输入端；所述第一比较器的第二输入端悬空；所述第一控制逻辑电路的第一输入端连接所述第一比较器的输出端；所述第一控制逻辑电路的第二输入端连接第二控制逻辑电路的输出端；所述第一控制逻辑电路的输出端同时连接了所述开关控制模块以及所述第二控制逻辑电路的第一输入端；所述第二比较器的第一输入端悬空，所述第二比较器的输出端连接所述第二控制逻辑电路的第二输入端。

更进一步的，所述上电复位电路的包括第一输出端和第二输出端，

所述上电复位电路的第一输出端同时连接了所述第一控制逻辑电路的第一输入端以及所述第一比较器的输出端；以及

所述上电复位电路的第二输出端同时连接了所述第二比较器的输出端以及所述第二控制逻辑电路的第二输入端。

进一步的，所述振荡电路还包括开关控制模块，所述上电复位电路通过所述开关控制模块与所述环路振荡模块连接。

更进一步的，所述开关控制模块连接在所述第一子模块和第二子模块之间。

更进一步的，所述开关控制模块包括第一开关和第二开关，

所述第一开关的第一端同时连接了所述第一控制逻辑电路的输出端以及所述上电复位电路；所述第一开关的第二端同时连接了所述第二开关的第一端、所述第二子模块的输入端；所述第二开关的第二端接地，同时连接了所述上电复位电路；

其中，所述第一开关和第二开关在同一时间择一导通。

进一步的，所述第二子模块的第一端连接了所述开关控制模块，所述第二子模块的第二端连接了所述电流镜支路，同时，所述第二子模块的第二端作为所述振荡电路的输出端。

更进一步的，所述第二子模块包括若干反相器。

可选的，所述电流产生模块电流镜支路、反馈回路和电容，所述反馈环路用于产生振荡电路中所需要的基本恒定电流，所述电流镜支路用于产生振荡电路充电和放电所需的电流，并通过所述电容的充、放电完成周期性的振荡信号。

与现有技术相比，本发明具有以下有益效果：

本发明提供的一种时钟电路，包括振荡电路和上电复位电路，所述振荡电路包括连接的电流产生模块和环路振荡模块，所述电流产生模块，用于向所述环路振荡模块输出一控制电流；所述环路振荡模块，用于在所述控制电流的作用下输出一具有设定频率的振荡信号；以及所述上电复位电路，用于在电源上电后向所述环路振荡模块提供使能控制信号；所述上电复位电路连接所述环路振荡模块。本发明通过将上电复位电路仅与环路振荡模块连接，使得在电源上电过程中，所述电流产生模块的所有节点随电源的上电逐渐建立，从而使得电流产生模块的电路建立时间包括在上电复位电路的使能控制信号释放的时间内，加快了振荡电路的建立时间。

附图说明

图1为一种时钟电路的结构示意图；

图2为本发明实施例一的时钟电路的结构示意图；

图3为本发明实施例二的时钟电路的结构示意图。

附图标记说明：

图1中：

10-电流产生模块；20-环路振荡模块；

图2和3中：

C-电容；OTA-放大器；M0-回路晶体管；C1-第一比较器；C2-第二比较器；NOR1-第一控制逻辑电路；NOR2-第二控制逻辑电路；INV-反相器；S1-第一开关；S2-第二开关；

100-振荡电路；110-电流产生模块；111-电流镜支路；112-反馈回路；120-环路振荡模块；121-第一子模块；122-第二子模块；

200-POR电路。

具体实施方式

本发明的核心在于，提供的一种时钟电路，包括振荡电路和上电复位电路，所述振荡电路包括连接的电流产生模块和环路振荡模块，所述电流产生模块，用于向所述环路振荡模块输出一控制电流；所述环路振荡模块，用于在所述控制电流的作用下输出一具有设定频率的振荡信号；以及所述上电复位电路，用于在电源上电后向所述环路振荡模块提供使能控制信号；所述上电复位电路连接所述环路振荡模块。本发明通过将上电复位电路仅与环路振荡模块连接，使得在电源上电过程中，所述电流产生模块的所有节点随电源的上电逐渐建立，从而使得电流产生模块的电路建立时间包括在上电复位电路的使能控制信号释放的时间内，加快了振荡电路的建立时间。

以下将对本发明的一种时钟电路作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

实施例一

本实施例提供了一种时钟电路。图2为本发明实施例一的时钟电路的结构示意图。如图2所示，所述时钟电路包括一振荡电路100和POR电路200。

所述振荡电路用于输出一具有设定频率的振荡信号，所述振荡电路可以是RC(电阻电容)振荡电路。所述振荡电路100包括一电流产生模块110、环路振荡模块120和开关控制模块，所述电流产生模块110用于向所述环路振荡模块120输出一控制电流，所述环路振荡模块120在所述控制电流的作用下输出一具有设定频率的振荡信号。所述POR电路200通过所述开关控制模块与所述环路振荡模块120连接，启用于向所述环路振荡模块120提供使能控制信号，使得所述电流产生模块110不受到所述POR电路200的影响，从而使得所述电流产生模块110的所有节点的电压无需在POR电路的控制信号释放之后开始建立，也就是说，在电源上电过程中，所述电流产生模块的所有节点随电源的上电逐渐建立，从而使得电流产生模块的电路建立时间包括在上电复位电路的使能控制信号释放的时间内，加快了振荡电路的建立时间。

所述电流产生模块110包括电流镜支路111、反馈回路112和电容C。所述反馈环路112用于产生振荡电路中所需要的基本恒定电流，所述电流镜支路111用于产生振荡电路充电和放电所需的电流，并通过所述电容C的充、放电来实现周期性的振荡信号。

所述反馈回路112包括输入端和第一输出端和第二输出端，所述反馈回路112的输入端提供电压Vref，所述反馈回路112的第一输出端和第二输出端均连接所述电流镜支路111。在本实施例中，所述反馈回路112包括一放大器OTA和回路晶体管M0，所述放大器OTA包括第一端、第二端和第三端，其中，所述放大器OTA的第一端为所述反馈回路112的输入端，其输入电压Vref，所述放大器OTA的第二端同时连接了所述晶体管M0的第一端以及所述电流镜支路111，所述放大器OTA的第三端连接了所述回路晶体管M0的栅极。所述回路晶体管M0的第一端为所述反馈回路112的第一输出端，所述回路晶体管M0的第二端为所述反馈回路112的第二输出端。

所述电流镜支路111包括第一输出端、第二输出端、第三输出端和第四输出端，所述电流镜支路的第一输出端和第二输出端均连接了所述反馈回路112，所述电流镜支路的第三输出端和第四输出端均连接了所述环路振荡模块120。具体的，所述环路振荡模块120包括第二输出端和第二输出端，其中，所述电流镜支路的第三输出端连接了所述环路振荡模块120的第二端，所述电流镜支路的第四输出端连接所述环路振荡模块120的第一端。在本实施例中，所述电流镜支路111包括第一晶体管M1至第七晶体管M7，以及电阻R。其中，所述第一晶体管M1的第一端为所述电流镜支路的第一输出端，所述第一晶体管M1的第一端连接所述回路晶体管M0的第一端；所述第一晶体管M1的第二端同时连接了第二晶体管M2的第二端以及所述第三晶体管M3的第二端；所述第一晶体管M1的栅极同时连接了所述第一晶体管M1的第一端、所述第二晶体管M2的栅极以及所述第三晶体管M3的栅极；所述第二晶体管M2的第一端同时连接了所述第四晶体管M4的第二端、所述第四晶体管M4的栅极以及所述第五晶体管M5的栅极；所述第三晶体管M3的第一端连接了所述第六晶体管M6的第二端；所述第四晶体管M4的第一端同时连接了所述电阻R的第一端、所述第五晶体管M5的第一端以及电容C的第一端；所述第五晶体管M5的第二端连接了所述第七晶体管M7的第一端；所述第六晶体管M6的第一端为所述电流镜支路的第四输出端，其同时连接了所述第七晶体管M7的第二端、电容的第二端以及所述环路振荡模块120；所述第六晶体管M6的栅极作为所述电流镜支路的第三输出端，其同时连接了所述第七晶体管M7的栅极以及所述环路振荡模块120。所述第六晶体管M6用于控制所述第三晶体管M3的导通或截至，所述第七晶体管M7用于控制所述第五晶体管M5的导通或截至。在本实施例中，所述第一晶体管M1至第第三晶体管M3例如是尺寸相同，所述第四晶体管M4和第五晶体管M5例如是尺寸相同，以使得所述电流镜支路中第一晶体管M1至第五晶体管M5的电流相同。而在所述反馈回路112的作用下，所述放大器OTA的第一端上的电压和第二端上的电压相等，以形成一个流过电阻R的基本参考电流Iref＝Vref/R。在所述第一晶体管M1至第五晶体管M5的作用下，如果所述第三晶体管M3和第五晶体管M5有电流流过，则流过所述第三晶体管M3和第五晶体管M5电流大小也是Iref，而M3和M5所述第三晶体管M3和第五晶体管M5是否有电流流过，分别和第六晶体管M6和第七晶体管M7是否导通有关。当然在其它实施例中，所述第一晶体管M1至第五晶体管M5的尺寸可以根据需求进行设定。

所述环路振荡模块120包括串联的第一子模块和第二子模块，所述开关控制模块连接在所述第一子模块和第二子模块之间，所述电流镜支路111的第四输出端连接了所述第一子模块，所述电流镜支路111的第三输出端连接第二子模块。所述第一子模块包括若干个比较器和若干个控制逻辑电路。在本实施例中，所述第一子模块包括比较器(第一比较器C1和第二比较器C2)和两个控制逻辑电路(第一控制逻辑电路NOR1和第二控制逻辑电路NOR2)。所述第一比较器C1的第一输入端同时连接所述电流镜支路的第四输出端以及所述第二比较器C2的第二输入端；所述第一比较器C1的第二输入端悬空。所述第一控制逻辑电路NOR1和第二控制逻辑电路NOR2例如均是与非门，所述第一控制逻辑电路NOR1和第二控制逻辑电路NOR2均包括第一输入端、第二输入端和输出端，所述第一控制逻辑电路NOR1的输出信号控制所述电流产生模块110的充电和放电，以通过控制充放电电流、电容值大小、所述比较器的输入电压确定振荡电路产生的振荡信号的周期和占空比。

所述第一控制逻辑电路NOR1的第一输入端连接所述第一比较器的输出端；所述第一控制逻辑电路NOR1的第二输入端连接第二控制逻辑电路的输出端；所述第一控制逻辑电路NOR1的输出端同时连接了所述开关控制模块、所述第二控制逻辑电路NOR2的第一输入端。所述第二比较器C2的第一输入端悬空，所述第二比较器C2的输出端连接所述第二控制逻辑电路NOR2的第二输入端。所述环路振荡模块120通过比较器限制振荡电路产生的基本振荡信号的最高电压和最低电压，通过控制逻辑电路控制振荡电路的充电和放电，以产生周期振荡信号。

所述第二子模块例如是包括若干反相器，在本实施例中，所述第二子模块例如是包括一个反相器INV，所述反相器INV的输入端连接了所述开关控制模块，所述反相器INV的输出端连接了所述电流镜支路的第三输出端。所述反相器INV的输出端作为所述振荡电路100的输出端。

所述开关控制模块用于在电源上电前，使得所述环路振荡模块120和电流产生模块110保持复位，在电源上电后确保环路振荡模块120的环路正常工作。所述开关控制模块例如是包括第一开关S1和第二开关S2，所述第一开关S1的第一端同时连接了所述第一控制逻辑电路NOR1的输出端以及所述POR电路200；所述第一开关S1的第二端同时连接了所述第二开关的第一端、所述反相器INV的输入端；所述第二开关S2的第二端接地，同时连接了所述POR电路200。由于所述第一开关S1和第二开关S2受到同一个所述POR电路200的两个相反信号控制，使得所述第一开关S1和第二开关在每一时刻的状态都不相同，即，对于所述第一开关S1和第二开关S2，在每一时刻，一定有一个开关断开，另一个开关导通。

如图3所示，当所述第一开关S1断开，所述第二开关S2导通时，由于环路振荡模块120的电路处于开环状态，使得振荡电路的所有节点保持一个稳定的复位状态。

在所述第一开关S1断开，所述第二开关S2导通时，首先进入电源上电过程。此时，所述振荡电路从复位状态开始，所述POR电路200未释放使能信号，所述环路振荡模块120处于开环状态，所述环路振荡模块120的所有节点电压不变，使得所述环路振荡模块120的所有节点始终处于复位状态。具体的，所述第二开关S2的第一端处于低电压，该低电压在经过反相器INV后再所述电流产生模块110的第三输出端的电压为高电压，此时，所述第六晶体管M6截至，所述第七晶体管M7导通，使得第五晶体管M5导通，并使得流经第五晶体管M5的电流为Iref。在第七晶体管M7和第五晶体管M5的作用下，所述电流产生模块110的第四输出端的电压被拉到低电压，电流产生模块110的第四输出端的电压与第一比较器C1和第二比较器C2进行比较，并在第一比较器的输出端输出低电压，在第二比较器的输出端输出高电压，最后经过第一控制逻辑电路和第二控制逻辑电路后，在所述第一控制逻辑电路的输出端输出高电压，在所述第二控制逻辑电路的输出端输出低电压。

在电源上电结束后所述POR电路200释放使能控制信号前，所述振荡电路100的所有节点电压均保持不变，随着电源上电，所述电流产生模块110中各节点的电压上升，最终形成稳定的电流通路。

在所述POR电路200随着电源上电结束，使能控制信号在电源电压稳定之后生成，也就是说，所述POR电路200会自动释放一个使能控制信号后，紧接着开关控制模块会在使能控制信号作用下自动切换工作状态，使得振荡环路闭环并开始振荡以稳定地产生振荡信号。从而快速启动时钟电路。此时，在所述使能控制信号的作用下，所述开关控制模块的开关状态发生改变，即所述第一开关S1导通，所述第二开关S2断开，在所述环路振荡模块120输出的控制信号作用下，电流镜支路111对电容C充电或放电，形成高低电平不断变化的周期性的振荡时钟信号，使得所述时钟电路在振荡电路只需进行一次振荡即可建立完成，建立时间短。

具体的，

在所述POR电路200释放使能控制信号后，由于所述第二开关S2的第一端受到节点A处电压的影响，所述第二开关S2的第一端处电压由低电压变化为高电压，该高电压在经过反相器INV后再所述电流产生模块110的第三输出端的电压为低电压，此时，所述第六晶体管M6导通，所述第七晶体管M7截至，使得所述第三晶体管M3和第六晶体管M6导通，使得流经第三晶体管M3和第六晶体管M6的电流对电容进行充电，电容上的电压V1由低电压逐渐增大。

当所述电压V1小于所述第二比较器的第一输入端电压VL(即V1＜VL)时，所述电容C始终在充电，使得所述电压V1越来越大，直至所述电压V1大于所述第二比较器的第一输入端电压时，所述第二比较器C2的比较结果发生变化，此时，所述第一控制逻辑电NOR1的输出端输出高电压，在所述第二控制逻辑电路NOR2的输出端输出低电压，所述第二比较器C2的输出端电压由高电压变为低电压，且所述电容C继续充电，使得所述电压V1继续增大。

当所述电压V1大于所述第一比较器的第二输入的输入电压VH(V1＞VH)时，所述第一比较器的比较结果发生变化，此时，所述第一比较器的输出端电压由低电压变为高电压，所述第二比较器的输出端电压由低电压变为高电压，所述第二开关的第一端的电压由低电压变为高电压，所述电流镜支路的第三输出端处的电压由低电压变为高电压，使得所述第六晶体管M6截至，所述第七晶体管M7导通，从而使得流经第五晶体管M5和第七晶体管M7对电容放电，所述电流镜支路的第四输出端处电压降低。

当VL＜V1＜VH时，所述第一比较器的比较结果发生变化，此时，所述第一比较器的输出端电压由高电压变为低电压，所述第二控制逻辑电路的输出端输出高电压，所述第一控制逻辑电路的输出端输出低电压，电容继续放电。在电压V1降低至第二比较器的第一输入端电压VL之前，所述环路振荡模块的节点电压状态不变，当电压V1小于第二比较器的第一输入端电压VL时，第二比较器的比较结果发生变化，第二比较器的输出端输出高电压，此时，第二控制逻辑电路的输出端处电压由高电压变为低电压，所述第一控制逻辑电路的输出端处电压由低电压变为高电压，所述节点A处电压由低电压变为高电压，所述电流镜支路的第三输出端处电压由高电压变为低电压，所述第六晶体管M6导通，所述第七晶体管M7截止，电容C进入充电模式。可知，所述电压V1时钟受限于第一比较器C1的第二输入的输入电压VH以及第二比较器C2的第一输入端电压VL之间，而所述电流镜支路的第三输出端处电压则是在高电压和第一电压之间不断变换的方波，其在高电压的时间与电容放电时间相等，在低电平的时间与电容充电时间相等。而在所述POR电路200释放出使能信号后，电容仅经过一个充电周期即可持续输出稳定的周期方波，电源上电后电路启动时间很短。

实施例二

本实施例提供了一种时钟电路。本实施例与实施例一的区别在于：如图3所示，所述振荡电路100包括一电流产生模块110和环路振荡模块120，所述POR电路200直接与所述环路振荡模块120连接，进一步的，所述POR电路200通过所述开关控制模块与所述环路振荡模块120连接与所述第一子模块连接。具体的，所述第一比较器的输出端与所述第一控制逻辑电路NOR1的第一输入端之间具有节点B1，所述第二比较器C2的输出端与所述第二控制逻辑电路NOR2的第二输入端之间具有节点B2，所述POR电路200的第一输出端连接在节点B1处，所述POR电路200的第二输出端连接在节点B2处。所述电流产生模块110的所有节点的电压可以在与POR电路200连接的环路振荡模块120上的节点电压建立的同时建立，进而使得振荡电路稳定的时间仅为所述POR电路释放所需时间，加快了振荡电路的建立时间。

综上，本发明提供的一种时钟电路的振荡电路中，电流产生模块不会出现锁死，只有环路振荡模块可能出现死锁。所以电流产生模块可以不受POR电路的使能控制信号的控制，在电源上电过程中电流产生模块的所有节点随电源的上电逐渐建立，因此电流产生模块的建立时间是包括在POR电路的使能控制信号的释放时间之内的，从而加快了振荡电路的建立时间。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。