【

具体实施方式

】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述控制模块，但这些控制模块不应限于这些术语。这些术语仅用来将控制模块彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一控制模块也可以被称为第二控制模块，类似地，第二控制模块也可以被称为第一控制模块。

本发明实施例提供了一种扫描控制电路，如图1所示，图1为本发明实施例所提供的扫描控制电路的结构示意图，该扫描控制电路包括第一控制模块1、拉低模块2、第二控制模块3、第三控制模块4和输出模块5。

其中，第一控制模块1电连接于移位控制信号线IN、第一时钟信号线CK1、第三时钟信号线CK3、第一固定电位信号线VGL、第一节点N1、第三节点N3和第四节点N4，第一控制模块1响应于第一时钟信号的电压和第三时钟信号的电压，分别向第一节点N1和第四节点N4传输节点电压，以及响应于第三时钟信号的电压，向第三节点N3传输节点电压。

拉低模块2电连接于第二固定电位信号线VGH、第二时钟信号线CK2、第三节点N3和第一节点N1，拉低模块2响应于第三节点N3的电压和第一节点N1的电压，向第一节点N1传输节点电压，对第一节点N1的电压进行拉低。

第二控制模块3电连接于第三时钟信号线CK3、第三节点N3和第四节点N4，第二控制模块3响应于第四节点N4的电压，向第三节点N3传输节点电压。

第三控制模块4电连接于第二时钟信号线CK2、第一信号线CL1、第一节点N1、第二节点N2和第三节点N3，第三控制模块4响应于第三节点N3的电压、第二时钟信号的电压和第一节点N1的电压，向第二节点N2传输节点电压。

输出模块5电连接于第一时钟信号线CK1、第一固定电位信号线VGL、栅线Scan、第一节点N1和第二节点N2，输出模块5响应于第一节点N1的电压和第二节点N2的电压，向栅线Scan输出扫描信号。

需要说明的是，本发明实施例所限定的两个结构电连接是指两个结构直接相连，例如，“输出模块5电连接于第一时钟信号线CK1、第一固定电位信号线VGL、栅线Scan、第一节点N1和第二节点N2”是指“输出模块5与第一时钟信号线CK1、第一固定电位信号线VGL、栅线Scan、第一节点N1和第二节点N2直接相连”。

在上述扫描控制电路的结构中，输出模块5响应于第一节点N1的电压和第二节点N2的电压，向栅线Scan输出扫描信号，也就是说，第一节点N1和第二节点N2的电压直接影响到输出模块5的信号输出情况。而第一节点N1的电压主要由第一控制模块1控制，第二节点N2的电压则主要由第三控制模块4控制。对于第三控制模块4来说，第三控制模块4向第二节点N2传输电压的过程会受到第三节点N3的电压的影响，而第三节点N3的电压又受第二控制模块3的影响，因此，第二控制模块3工作状态的稳定性会直接影响到第三控制模块4向第二节点N2传输电压的可靠性，进而间接影响到输出模块5输出扫描信号的可靠性。

在现有技术中，扫描控制电路中的第二控制模块与第一节点电连接，第二控制模块响应于第一节点的电压，向第三节点传输电压。而在扫描控制电路的工作过程中，为了使输出模块能够在特定时段稳定输出第一固定电位信号线提供的低电平，拉低模块会在部分时段内对第一节点的电压进行拉低，拉低后的电位远低于第一固定电位信号线的固定低电位，如此一来，第一节点的超低电位就会影响到第二控制模块中晶体管两端的压差。尤其地，当电路加高压以减小电路中的漏电流时，第二控制模块中晶体管两端的压差更大，导致晶体管耐压性较差，在很大程度上影响了晶体管的稳定性，进而使晶体管的工作状态发生错误。

而在本发明实施例中，扫描控制电路中的第二控制模块3则是与第四节点N4电连接，第二控制模块3响应于第四节点N4的电压，向第三节点N3传输电压。由于第四节点N4并未与拉低模块2电连接，因而第四节点N4的电压不会受到拉低模块2的影响，第四节点N4不会出现超低电位的情况，进而避免了第二控制模块3中的晶体管两端压差过大，提高了这部分晶体管工作状态的可靠性，进而提高了整个扫描控制电路的可靠性，使扫描控制电路能够向栅线Scan输出准确的扫描信号，保证显示面板正常发光。

此外，第四节点N4的电压来源于移位控制信号线IN所提供的信号，而移位控制信号线IN所提供的信号，除了在某个时段内为高电平以外，在其余时段均为低电平，因而相较于其它的节点，第四节点N4的电位更加稳定，不会出现频繁的跳变。因此，相较于令第二控制模块3与其它节点电连接，本发明实施例令第二控制模块3与第四节点N4电连接，能够更大程度地降低晶体管两端压差过大的风险。

可以理解的是，显示面板包括多个子像素，子像素包括电连接的像素电路和有机发光二极管。其中，像素电路与栅线Scan电连接，上述扫描控制线路向栅线Scan输出的扫描信号进一步传输至像素电路中，驱动像素电路向有机发光二极管传输驱动电流，使有机发光二极管在驱动电流的作用下发光。

为了使显示面板同时具有强驱动能力和低功率的性能，以同时适用于高频显示和低频显示，像素电路可为低温多晶氧化物(Low temperature polycrystalline oxide，LTPO)电路，此时，像素电路中同时包括低温多晶硅(Low temperature polysilicon，LTPS)和氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)两种类型的晶体管。本发明实施例中的扫描控制电路具体可用于输出有效电平为高电平的扫描信号，以适用于上述像素电路。

具体地，如图2所示，图2为本发明实施例所提供的像素电路的一种结构示意图，像素电路包括电容C、第一开关管T1～第二开关管T7，其中，第五开关管T4和第四开关管T4为N型晶体管，第一开关管T1、第二开关管T2、第三开关管T3、第六开关管T6和第七开关管T7则为P型晶体管。

基于上述结构，结合图3所示的时序图，像素电路的一个驱动周期包括初始化时段t1′、数据写入时段t2′和发光控制时段t3′。

在初始化时段t1′，第一栅线Scan1提供高电平，第二栅线Scan2提供低电平、第三栅线Scan3提供高电平、发光控制信号线Emit提供高电平，复位信号线Vref提供的复位信号经由导通的第五开关管T5对第三开关管T3的控制极进行复位。

在数据写入时段t2′，第一栅线Scan1提供低电平，第二栅线Scan2提供高电平、第三栅线Scan3提供低电平、发光控制信号线Emit提供高电平，数据线Data提供的数据信号经由导通的第二开关管T2、第三开关管T3和第四开关管T4写入第三开关管T3的控制极；与此同时，复位信号线Vref提供的复位信号经由导通的第七开关管T7传输至有机发光二极管D的阳极，对有机发光二极管D的阳极进行复位。

在发光控制时段t3′，第一栅线Scan1提供低电平、第二栅线Scan2提供低电平、第三栅线Scan3提供高电平、发光控制信号线Emit提供低电平，第一开关管T1和第六开关管T6导通，发光二极管D在由数据信号和电源信号线PVDD提供的电源信号所转换的驱动电流的作用下发光。

基于此，本发明实施例中的扫描控制电路用于向第一栅线Scan1和第二栅线Scan2输出有效电平为高电平的扫描信号。具体地，如图4所示，图4为本发明实施例所提供的扫描控制电路对应的时序图，扫描控制电路的工作过程包括第一时段t1、第二时段t2、第三时段t3和第四时段t4。

在第一时段t1，第一控制模块1响应于第一时钟信号线CK1提供的低电平和第三时钟信号线CK3提供的低电平，将移位控制信号线IN提供的高电平传输至第一节点N1和第四节点N4，以及响应于第三时钟信号线CK3提供的低电平，将第一固定电位信号线VGL提供的低电平传输至第三节点N3，然后，第三控制模块4响应于第三节点N3的低电平和第二时钟信号线CK2提供的低电平，将第二时钟信号线CK2提供的低电平传输至第二节点N2，输出模块5响应于第二节点N2的低电平，将第一时钟信号线CK1提供的低电平传输至栅线Scan，此时，扫描控制电路向栅线Scan输出非有效电平(低电平)。

在第二时段t2，第三控制模块4响应于第三节点N3的低电平和第二时钟信号线CK2提供的低电平，将第二时钟信号线CK2提供的低电平传输至第二节点N2，输出模块5响应于第二节点N2的低电平，将第一时钟信号线CK1提供的高电平传输至栅线Scan，此时，扫描控制电路继续向栅线Scan输出有效电平(高电平)。

在第三时段t3，第一控制模块1响应于第一时钟信号线CK1提供的低电平和第三时钟信号线CK3提供的低电平，将移位控制信号线IN提供的低电平传输至第一节点N1和第四节点N4，以及响应于第三时钟信号线CK3提供的低电平，将第一固定电位信号线VGL提供的低电平传输至第三节点N3，第二控制模块3响应于第四节点N4的低电平，将第三时钟信号线CK3提供的低电平传输至第三节点N3，第三控制模块4响应于第一节点N1的低电平，将第一信号线CL1提供的信号传输至第二节点N2，拉低模块2响应于第三节点N3的低电平和第一节点N1的低电平，将第一节点N1的电位拉低，输出模块5响应于第一节点N1的低电平，将第一固定电位信号线VGL提供的低电平传输至栅线Scan，此时，扫描控制电路向栅线Scan输出非有效电平(低电平)。

在第四时段t4，拉低模块2响应于第三节点N3的低电平和第一节点N1的低电平，将第一节点N1的电位持续拉低，输出模块5持续向栅线Scan传输低电平，此时，扫描控制电路继续向栅线Scan输出非有效电平(低电平)。

在一种实施方式中，如图5所示，图5为本发明实施例所提供的扫描控制电路的另一种结构示意图，第一控制模块1包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4。

其中，第一晶体管M1的控制极与第一时钟信号线CK1电连接，第一晶体管M1的第一极与移位控制信号线IN电连接；第二晶体管M2的控制极与第三时钟信号线CK3电连接，第二晶体管M2的第一极与第一晶体管M1的第二极电连接，第二晶体管M2的第二极与第四节点N4电连接；第三晶体管M3的控制极与第三时钟信号线CK3电连接，第三晶体管M3的第一极与第一晶体管M1的第二极电连接，第三晶体管M3的第二极与第一节点N1电连接；第四晶体管M4的控制极与第三时钟信号线CK3电连接，第四晶体管M4的第一极与第一固定电位信号线VGL电连接，第四晶体管M4的第二极与第三节点N3电连接。

基于上述结构，结合图4，在第一时段t1，第一晶体管M1在第一时钟信号线CK1提供的低电平的作用下导通，第二晶体管M2、第三晶体管M3和第四晶体管M4在第三时钟信号线CK3提供的低电平的作用下导通，移位控制信号线IN提供的高电平分别经由导通的第一晶体管M1和第三晶体管M3传输至第四节点N4、以及经由导通的第一晶体管M1和第三晶体管M3传输至第一节点N1，第一固定电位信号线VGL提供的低电平经由导通的第四晶体管M4传输至第三节点N3。

在第三时段t3，第一晶体管M1在第一时钟信号线CK1提供的低电平的作用下导通，第二晶体管M2、第三晶体管M3和第四晶体管M4在第三时钟信号线CK3提供的低电平的作用下导通，移位控制信号线IN提供的低电平分别经由导通的第一晶体管M1和第二晶体管M2传输至第四节点N4、以及经由导通的第一晶体管M1和第三晶体管M3传输至第一节点N1，第一固定电位信号线VGL提供的低电平经由导通的第四晶体管M4传输至第三节点N3。

在一种实施方式中，请再次参见图5，拉低模块2包括第五晶体管M5、第六晶体管M6和第一电容C1。

其中，第五晶体管M5的控制极与第三节点N3电连接，第五晶体管M5的第一极与第二固定电位信号线VGH电连接，第五晶体管M5的第二极与第五节点N5电连接；第六晶体管M6的控制极与第一节点N1电连接，第六晶体管M6的第一极与第二时钟信号线CK2电连接，第六晶体管M6的第二极与第五节点N5电连接；第一电容C1的第一极板与第五节点N5电连接，第一电容C1的第二极板与第一节点N1电连接。

基于上述结构，结合图4，在第三时段t3，第六晶体管M6在第一节点N1的低电平的作用下导通，第二时钟信号线CK2提供的第二时钟信号经由导通的第六晶体管M6传输至第五节点N5，当第二时钟信号在第三时段t3内由高电平跳变至电平时，第一电容C1的第一极板(第五节点N5)的电位会被拉低，基于电容特性，第一电容C1的第二极板(第一节点N1)的电位也会被随之拉低，从而使输出模块5在更低的第一节点N1的电位的作用下，更稳定地将第一固定电位信号线VGL提供的低电平输出至栅线Scan，提高扫描控制电路的工作可靠性。

在一种实施方式中，请再次参见图5，第二控制模块3包括第七晶体管M7，第七晶体管M7的控制极与第四节点N4电连接，第七晶体管M7的第一极与第三时钟信号线CK3电连接，第七晶体管M7的第二极与第三节点N3电连接。

基于上述结构，结合图4，在第三时段t2，第七晶体管M7在第四节点N4的低电平的作用下导通，将第三时钟信号线CK3提供的低电平传输至第三节点N3。

需要说明的是，在现有技术中，第二控制模块中晶体管的控制极与第一节点N1电连接，在第三时段t3，为保证输出模块5中受第一节点N1的电压控制的晶体管完全导通，使输出模块5持续稳定地输出低电平(非有效电平)，该时段内会利用拉低模块2将第一节点N1的电位拉低，拉低后的电位远小于第一电位信号线VGL所提供的低电平，这就导致该时段内，第三节点N3为高电平时，第三节点N3与具有超低电位的第一节点N1之间的压差很大，进而导致第二控制模块中晶体管两端的压差很大，晶体管工作状态不稳。

而在本发明实施例中，第二控制模块3中第七晶体管M7的控制极与第四节点N4电连接，第四节点N4的电位不会被拉低模块2进行拉低，因此，在第三时段t3，第三节点N3与第四节点N4之间的压差必然会小于现有技术中第三节点N3与具有超低电位的第一节点N1之间的压差，也就是说，相较于现有技术，本发明实施例中的第七晶体管M7的控制极与第二极之间的压差更小，第七晶体管M7的耐压特性及稳定性更优。

此外，还需要说明的是，在本发明实施例中，第四节点N4与移位控制信号线IN之间串联有第一晶体管M1和第二晶体管M2两个晶体管，且第一晶体管M1和第二晶体管M2分别由第一时钟信号线CK1和第三时钟信号线CK3驱动，因此，只有当第一晶体管M1和第二晶体管M2同时导通时，移位控制信号线IN提供的信号才能够传输至第四节点N4。

具体地，参见图4，在时段t01内，第一时钟信号线CK1和第三时钟信号线CK3均提供低电平，此时，第一晶体管M1和第二晶体管M2均导通，移位控制信号线IN提供的高电平传输至第四节点N4，而在之后较长的时段t02内，第一晶体管M1和第二晶体管M2不再同时导通，因此，移位控制信号线IN的信号跳低之后，并未立即传输至第四节点N4，而是待时段t02结束第一晶体管M1和第二晶体管M2同时导通后，再将跳低之后的低电平传输至第四节点N4。因此，在整个时段t02内，第四节点N4均维持稳定的高电平，即，第七晶体管M7的控制极在该部分时段内持续置高。而由于第七晶体管M7的第一极在该整个时段t02内也持续置高，因此，第七晶体管M7的控制极与第一极之间压差较小，进一步降低了第七晶体管两端压差较大的风险。

在一种实施方式中，请再次参见图5，扫描控制电路还包括第二电容C2，第二电容C2的第一极板与第二固定电位信号线VGH电连接，第二电容C2的第二极板与第四节点N4电连接，用以稳定第四节点N4的电位，进一步提高第二控制模块3工作状态的稳定性。

在一种实施方式中，请再次参见图5，第三控制模块4包括第三电容C3、第八晶体管M8、第九晶体管M9和第十晶体管M10。

其中，第三电容C3的第一极板与第三节点N3电连接；第八晶体管M8的控制极与第三节点N3电连接，第八晶体管M8的第一极与第二时钟信号线CK2电连接，第八晶体管M8的第二极与第三电容C3的第二极板电连接；第九晶体管M9的控制极与第二时钟信号线CK2电连接，第九晶体管M9的第一极与第三电容C3的第二极板电连接，第九晶体管M9的第二极与第二节点N2电连接；第十晶体管M10的控制极与第一节点N1电连接，第十晶体管M10的第一极与第一信号线CL1电连接，第十晶体管M10的第二极与第二节点N2电连接。

基于上述结构，结合图4，在第一时段t1，第八晶体管M8在第三节点N3的低电平的作用下导通，第九晶体管M9在第二时钟信号线CK2提供的低电平的作用下导通，第二时钟信号线CK2提供的低电平经由导通的第八晶体管M8和第九晶体管M9传输至第二节点N2。

在第二时段t2，第八晶体管M8在第三节点N3的低电平的作用下导通，第九晶体管M9在第二时钟信号线CK2提供的低电平的作用下导通，第二时钟信号线CK2提供的低电平经由导通的第八晶体管M8和第九晶体管M9传输至第二节点N2。

在第三时段t3，第十晶体管M10在第一节点N1的低电平的作用下导通，第一信号线CL1提供的信号经由导通的第十晶体管M10传输至第二节点N2。

在一种实施方式中，请再次参见图5，扫描控制电路还包括第四电容C4，第四电容C4的第一极板与第一时钟信号线CK1电连接，第四电容C4的第二极板与第二节点N2电连接。在第二时段t2，第一时钟信号线CK1提供的信号由高电平跳变至低电平，第四电容C4的第一极板的电位被拉低，基于电容特性，第四电容C4的第二极板(第二节点N2)的电位也随之被拉低，增大第二节点N2的电位对输出模块5的驱动能力，使输出模块5在该时刻输出的电平立即由高电平跳转至低电平，进而保证输出模块5在输出高电平(有效电平)之后，持续稳定地输出低电平(非有效电平)，以保证像素电路的正常工作。

在一种实施方式中，输出模块5包括第十一晶体管M11和第十二晶体管M12。其中，第十一晶体管M11的控制极与第二节点N2电连接，第十一晶体管M11的第一极与第一时钟信号电连接，第十一晶体管M11的第二极与栅线Scan电连接；第十二晶体管M12的控制极与第一节点N1电连接，第十二晶体管M12的第一极与第一固定电位信号线VGL电连接，第十二晶体管M12的第二极与栅线Scan电连接。

基于上述结构，结合图4，在第一时段t1，第十一晶体管M11在第二节点N2的低电平的作用下导通，将第一时钟信号线CK1提供的低电平传输至栅线Scan；在第二时段t2，第十一晶体管M11在第二节点N2的低电平的作用下导通，将第一时钟信号线CK1提供的高电平传输至栅线Scan；在第三时段t3，第十二晶体管M12在第一节点N1的低电平的作用下导通，将第一固定电位信号线VGL提供的低电平传输至栅线Scan。

在一种实施方式中，结合图4，如图6所示，图6为本发明实施例所提供的扫描控制电路的再一种结构示意图，第一信号线CL1为第二固定电位信号线VGH。

在第三时段t3，第十晶体管M10在第一节点N1的低电平的作用下导通，第二固定电位信号线VGH提供的固定高电平经由导通的第十晶体管M10传输至第二节点N2，保证第十一晶体管M11截止，从而保证输出模块5在第三时段t3输出稳定的低电平。

或者，在另一种实施方式中，如图7和图8所示，图7为本发明实施例所提供的扫描控制电路的再一种结构示意图，图8为本发明实施例所提供的扫描控制电路对应的另一种时序图，第一信号线CL1为第一时钟信号线CK1。

在第三时段t3和第四时段t4，第一节点N1持续为低电平，第十晶体管M10持续导通。当第一时钟信号线CK1提供低电平时，第一时钟信号线CK1提供的低电平经由导通的第十晶体管M10传输至第二节点N2，控制第十一晶体管M11导通，第一时钟信号线CK1提供的低电平经由导通的第十一晶体管M11传输至栅线Scan。此时，输出模块5经由第十一晶体管M11和第十二晶体管M12两条路径同时向栅线Scan传输低电平，提高了扫描控制电路在该时段内输出低电平的可靠性。当第一时钟信号线CK1提供高电平时，第一时钟信号线CK1提供的高电平经由导通的第十晶体管M10传输至第二节点N2，第十一晶体管M11截止，因此，第一时钟信号线CK1提供的高电平无法经由第十一晶体管M11输出，在该时段，输出模块5仅通过第十二晶体管M12输出低电平。

在一种实施方式中，如图9～图11所示，图9为本发明实施例所提供的扫描控制电路的又一种结构示意图，图10为本发明实施例所提供的扫描控制电路的又一种结构示意图，图11为本发明实施例所提供的扫描控制电路的又一种结构示意图；扫描控制电路还包括第十三晶体管M13，第十三晶体管M13串联在第三晶体管M3与第一节点N1之间。

请再次参见图9，第十三晶体管M13的控制极与第三节点N3电连接，结合图4，在第三时段t3，当拉低模块2对第一节点N1的电位进行拉低时，第十三晶体管M13在第三节点N3的高电平的作用下截止，可以避免第一节点N1电位的跳变传输至第三晶体管M3，削弱第一节点N1的电位跳变对第三晶体管M3的影响。

或者，请再次参见图10，第十三晶体管M13的控制极与第一固定电位信号线VGL电连接，此时，第十三晶体管M13处于常开状态，结合图4，第一节点N1的电位跳低时，跳低的信号经由导通的第十三晶体管M13向第三晶体管M3传输的过程中，仍能在一定程度上被削弱，相较于第三晶体管M3与第一节点N1直接相连，能够削弱第一节点N1的电位跳变对第三晶体管M3的影响。

或者，请再次参见图11，第十三晶体管M13的控制极与第一时钟信号线CK1电连接。结合图4，在第一节点N1电位被拉低的时刻，第一时钟信号为低电平，第十三晶体管M13导通，跳低的信号经由导通的第十三晶体管M13向第三晶体管M3传输的过程中被削弱，从而减小了第一节点N1的电位跳变对第三晶体管M3的影响。

基于同一发明构思，本发明实施例还提供了一种扫描控制电路的驱动方法，该扫描控制电路的驱动方法应用于上述扫描控制电路中，结合图1、图4和图5，扫描控制电路的工作过程包括第一时段t1、第二时段t2、第三时段t3和第四时段t4，该驱动方法包括：

在第一时段t1，第一控制模块1响应于第一时钟信号线CK1提供的低电平和第三时钟信号线CK3提供的低电平，将移位控制信号线IN提供的高电平传输至第一节点N1和第四节点N4，以及响应于第三时钟信号线CK3提供的低电平，将第一固定电位信号线VGL提供的低电平传输至第三节点N3，第三控制模块4响应于第三节点N3的低电平和第二时钟信号线CK2提供的低电平，将第二时钟信号线CK2提供的低电平传输至第二节点N2，输出模块5响应于第二节点N2的低电平，将第一时钟信号线CK1提供的低电平传输至栅线Scan。

在第二时段t2，第三控制模块4响应于第三节点N3的低电平和第二时钟信号线CK2提供的低电平，将第二时钟信号线CK2提供的低电平传输至第二节点N2，输出模块5响应于第二节点N2的低电平，将第一时钟信号线CK1提供的高电平传输至栅线Scan。

在第三时段t3，第一控制模块1响应于第一时钟信号线CK1提供的低电平和第三时钟信号线CK3提供的低电平，将移位控制信号线IN提供的低电平传输至第一节点N1和第四节点N4，以及响应于第三时钟信号线CK3提供的低电平，将第一固定电位信号线VGL提供的低电平传输至第三节点N3，第二控制模块3响应于第四节点N4的低电平，将第三时钟信号线CK3提供的低电平传输至第三节点N3，第三控制模块4响应于第一节点N1的低电平，将第一信号线CL1提供的信号传输至第二节点N2，拉低模块2响应于第三节点N3的低电平和第一节点N1的低电平，将第一节点N1的电位拉低，输出模块5响应于第一节点N1的低电平，将第一固定电位信号线VGL提供的低电平传输至栅线Scan。

在第四时段t4，拉低模块2响应于第三节点N3的低电平和第一节点N1的低电平，将第一节点N1的电位持续拉低，输出模块5持续向栅线Scan传输低电平。

需要说明的是，请再次参见图4，在第四时段t4结束后，扫描控制电路还会循环执行第三时段t3和第四时段t4，以保证扫描控制电路在后续的时间段内持续稳定地输出低电平，进而保证像素电路的正常工作。

在本发明实施例中，第二控制模块3响应于第四节点N4的电压，向第三节点N3传输电压。由于第四节点N4并未与拉低模块2电连接，因而第四节点N4的电压不会受到拉低模块2的影响，第四节点N4不会出现超低电位的情况，进而避免了第二控制模块3中的晶体管两端压差过大，提高了这部分晶体管工作状态的可靠性，进而提高了整个扫描控制电路的可靠性，使扫描控制电路能够向栅线Scan输出准确的扫描信号，保证显示面板正常发光。

此外，第四节点N4的电压来源于移位控制信号线IN所提供的信号，而移位控制信号线IN所提供的信号，除了在某个时段内为高电平以外，在其余时段均为低电平，因而相较于其它的节点，第四节点N4的电位更加稳定，不会出现频繁的跳变。因此，相较于令第二控制模块3与其它节点电连接，本发明实施例令第二控制模块3与第四节点N4电连接，能够更大程度地降低晶体管两端压差过大的风险。

基于同一发明构思，本发明实施例还提供了一种移位寄存器，如图12所示，图12为本发明实施例所提供的移位寄存器的结构示意图，该移位寄存器100包括多个上述扫描控制电路200。其中，扫描控制电路200的具体电路结构和驱动方法已经在上述实施例中进行了详细说明，此处不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图13所示，图13为本发明实施例所提供的显示装置的结构示意图，该显示装置包括显示面板300和移位寄存器100，显示面板300包括多条栅线Scan和多条数据线Data，多条栅线Scan和多条数据线Data交叉限定出多个子像素400，如上所述，子像素400包括电联连接的像素电路和有机发光二极管；移位寄存器100中的扫描控制电路200与栅线Scan电连接。当然，图13所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。