具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本发明实施例所述的驱动电路包括第一节点控制电路、第二节点控制电路和输出电路；

所述第一节点控制电路分别与起始电压端、第一电压端、第一节点、第二时钟信号端、第二电压端和第二节点电连接，用于在起始电压端提供的起始电压信号的控制下，将第一电压端提供的第一电压信号写入所述第一节点，在所述第二时钟信号端提供的第二时钟信号的控制下，将第二电压端提供的第二电压信号写入所述第一节点，在第二节点的电位的控制下，将第一电压信号写入第一节点，并用于维持所述第一节点的电位；

所述第二节点控制电路分别与所述起始电压端、第二电压端、第二节点、第一节点、第一电压端和第一电压端电连接，用于在所述起始电压信号的控制下，将第二电压信号写入第二节点，在第一节点的电位的控制下，将第一电压信号写入第一节点；

所述输出电路分别与第一节点、第三节点、第一电压端、第一时钟信号端和输出端电连接，用于在第一节点的电位的控制下，控制所述输出端输出第一电压信号，在第三节点的电位的控制下，控制所述输出端输出第一时钟信号，并根据所述第三节点的电位控制所述输出端的电位；所述第一时钟信号端用于提供所述第一时钟信号。

本发明实施例所述的驱动电路能够为采用IGZO(铟镓锌氧化物)晶体管和NMOS晶体管(N型金属-半导体-氧化物晶体管)的像素电路提供扫描信号。

在本发明实施例中，所述第二节点和所述第三节点为同一节点；或者，所述驱动电路包括通断控制电路；所述通断控制电路分别与第三电压端、第二节点和第三节点电连接，用于在所述第三电压端提供的第三电压信号的控制下，控制所述第二节点与所述第三节点之间连通。

如图1所示，本发明实施例所述的驱动电路包括第一时钟信号端CK1、第二时钟信号端CK2、第一节点控制电路11、第二节点控制电路12和输出电路10；

所述第一节点控制电路11分别与起始电压端NSTV、第一电压端V1、第一节点N1、第二时钟信号端CK2、第二电压端V2和第二节点N2电连接，用于在起始电压端NSTV提供的起始电压信号的控制下，将第一电压端V1提供的第一电压信号写入所述第一节点N1，在所述第二时钟信号端CK2提供的第二时钟信号的控制下，将第二电压端V2提供的第二电压信号写入所述第一节点N1，在第二节点N2的电位的控制下，将第一电压信号写入第一节点N1，并用于维持所述第一节点N1的电位；

所述第二节点控制电路12分别与所述起始电压端NSTV、第二节点N2、第一节点N1、第一电压端V1和第二电压端V2电连接，用于在所述起始电压信号的控制下，将第二电压信号写入第二节点N2，在第一节点N1的电位的控制下，将第一电压信号写入第二节点N2；

第二节点N2与第三节点为同一节点；

所述输出电路10分别与第一节点N1、第二节点N2、第一电压端V1、第一时钟信号端CK1和输出端O1电连接，用于在第一节点N1的电位的控制下，控制所述输出端O1输出第一电压信号，在第二节点N2的电位的控制下，控制所述输出端O1输出第一时钟信号，并根据所述第二节点N2的电位控制所述输出端的电位；所述第一时钟信号端CK1用于提供所述第一时钟信号。

本发明如图1所示的驱动电路的实施例在工作时，驱动周期可以包括先后设置的输入阶段、输出阶段、复位阶段和输出截止保持阶段；所述输出截止保持阶段包括多个保持时间段，所述保持时间段包括第一保持时间段、第二保持时间段和第三保持时间段；

在输入阶段，第一节点控制电路11在起始电压信号的控制下，控制将第一电压信号写入第一节点N1，第二节点控制电路12在所述起始电压信号的控制下，控制将第二电压信号写入第二节点N2，第一节点控制电路11在第二节点N2的电位的控制下，控制将第一电压信号写入所述第一节点N1，输出电路10在第三节点的电位的控制下，控制输出端O1输出第一时钟信号；

在输出阶段，第一节点控制电路11维持第一节点N1的电位，第二节点控制电路12维持第二节点N2的电位，输出电路10在第三节点的电位的控制下，控制所述输出端输出第一时钟信号；

在复位阶段，第一节点控制电路11在第二时钟信号的控制下，控制将第二电压信号写入第一节点N1，第二节点控制电路12在第一节点N1的电位的控制下，将第一电压信号写入第二节点N2；输出电路10在第一节点N1的电位的控制下，控制所述输出端O1输出第一电压信号；

在第一保持时间段和第二保持时间段，第一节点控制电路11维持第一节点N1的电位，第二节点控制电路12维持第二节点N2的电位，输出电路10在第一节点N1的控制下，控制所述输出端O1输出第一电压信号；

在第三保持时间段，第一节点控制电路11在第二时钟信号的控制下，控制将第二电压信号写入第一节点N1，第二节点控制电路12在第一节点N1的电位的控制下，将第一电压信号写入第二节点N2；输出电路在第一节点N1的电位的控制下，控制所述输出端输出第一电压信号。

如图2所示，在图1所示的驱动电路的实施例的基础上，所述驱动电路的实施例还包括通断控制电路20；

所述通断控制电路20分别与第三电压端V3、第二节点N2和第三节点N3电连接，用于在第三电压端V3提供的第三电压信号的控制下，控制所述第二节点N2与所述第三节点N3之间连通。

在实际操作时，所述通断控制电路20可以包括常开晶体管。当所述通断控制电路20包括的晶体管为n型晶体管时，所述第三电压端可以为高电压端。

本发明实施例所述的驱动电路通过增加通断控制电路20，以能够稳定N3的电位。

可选的，所述第一节点控制电路包括第一晶体管、第二晶体管、第三晶体管和第一电容；

所述第一晶体管的控制极与所述起始电压端电连接，所述第一晶体管的第一极与所述第一电压端电连接，所述第一晶体管的第二极与所述第一节点电连接；

所述第二晶体管的控制极与所述第二时钟信号端电连接，所述第二晶体管的第一极与第二电压端电连接，所述第二晶体管的第二极与所述第一节点电连接；

所述第三晶体管的控制极与所述第二节点电连接，所述第三晶体管的第一极与所述第一电压端电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第一电压端电连接。

可选的，所述第二节点控制电路包括第四晶体管和第五晶体管；

所述第四晶体管的控制极与所述起始电压端电连接，所述第四晶体管的第一极与所述第二电压端电连接，所述第四晶体管的第二极与所述第二节点电连接；

所述第五晶体管的控制极与所述第一节点电连接，所述第五晶体管的第一极与第一电压端电连接，所述第五晶体管的第二极与所述第二节点电连接。

可选的，所述输出电路包括第六晶体管、第七晶体管和第二电容；

所述第六晶体管的控制极与所述第一节点电连接，所述第六晶体管的第一极与所述第一电压端电连接，所述第六晶体管的第二极与所述输出端电连接；

所述第七晶体管的控制极与所述第三节点电连接，所述第七晶体管的第一极与所述输出端电连接，所述第七晶体管的第二极与所述第一时钟信号端电连接；

所述第二电容的第一端与所述第三节点电连接，所述第二电容的第二端与所述输出端电连接。

可选的，所述通断控制电路包括第八晶体管；

所述第八晶体管的控制极与所述第三电压端电连接，所述第八晶体管的第一极与所述第二节点电连接，所述第八晶体管的第二极与所述第三节点电连接。

如图3所示，在图2所示的驱动电路的实施例的基础上，所述第一节点控制电路11包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电容C1；

所述第一晶体管T1的栅极与所述起始电压端NSTV电连接，所述第一晶体管T1的源极与低电压端电连接，所述第一晶体管T1的漏极与所述第一节点N1电连接；所述低电压端用于提供低电压信号VGL；

所述第二晶体管T2的栅极与所述第二时钟信号端CK2电连接，所述第二晶体管T2的源极与高电压端电连接，所述第二晶体管T2的漏极与所述第一节点N1电连接；所述高电压端用于提供高电压信号VGH；

所述第三晶体管T3的栅极与所述第二节点N2电连接，所述第三晶体管T3的源极与所述低电压端电连接，所述第三晶体管T3的漏极与所述第一节点N1电连接；

所述第一电容C1的第一端与所述第一节点N1电连接，所述第一电容C1的第二端与所述低电压端电连接；

所述第二节点控制电路12包括第四晶体管T4和第五晶体管T5；

所述第四晶体管T4的栅极与所述起始电压端NSTV电连接，所述第四晶体管T4的源极与所述高电压端电连接，所述第四晶体管T4的漏极与所述第二节点N2电连接；

所述第五晶体管T5的栅极与所述第一节点N1电连接，所述第五晶体管T5的源极与低电压端电连接，所述第五晶体管T5的漏极与所述第二节点N2电连接；

所述输出电路10包括第六晶体管T6、第七晶体管T7和第二电容C2；

所述第六晶体管T6的栅极与所述第一节点N1电连接，所述第六晶体管T6的源极与所述低电压端电连接，所述第六晶体管T6的漏极与所述输出端O1电连接；

所述第七晶体管T7的栅极与所述第三节点N3电连接，所述第七晶体管T7的源极与所述输出端O1电连接，所述第七晶体管T7的漏极与所述第一时钟信号端CK1电连接；

所述第二电容C2的第一端与所述第三节点N3电连接，所述第二电容C2的第二端与所述输出端O1电连接；

所述通断控制电路20包括第八晶体管T8；

所述第八晶体管T8的栅极与所述高电压端电连接，所述第八晶体管T8的源极与所述第二节点N2电连接，所述第八晶体管T8的漏极与所述第三节点N3电连接。

在图3所示的驱动电路的实施例中，所有晶体管都为NMOS晶体管(N型金属-氧化物-半导体晶体管)。

在图3所示的驱动电路的实施例中，设置了T8，以稳定N3的电位。

如图4所示，驱动周期可以包括先后设置的输入阶段S1、输出阶段S2、复位阶段S3和输出截止保持阶段；所述输出截止保持阶段包括多个保持时间段，所述保持时间段包括第一保持时间段S41、第二保持时间段S42和第三保持时间段S43；

在输入阶段S1，NSTV提供高电压信号，CK2提供低电压信号，CK1提供低电压信号，T1打开，T4打开，T2关断，N1的电位为低电压，T5关断，N2的电位为高电压，T3打开，N1接入VGL，N3的电位为高电压，T6关断，T7打开，O1输出低电压信号；

在输出阶段S2，NSTV提供低电压信号，CK2提供低电压信号，CK1提供高电压信号，T1关断，T2关断，T4关断，T5关断，N1的电位维持为低电压，N2的电位维持为高电压，T8打开，N3的电位维持为高电压，T6关断，T7打开，O1输出高电压信号；

在复位阶段S3，NSTV提供低电压信号，CK2提供高电压信号，CK1提供低电压信号，T2打开，N1的电位为高电压，T5打开，N2接入VGL，T8打开，N3的电位为低电压，T6打开，T7关断，O1输出低电压信号；

在第一保持时间段S41，NSTV提供低电压信号，CK2提供低电压信号，CK1提供低电压信号，T1关断，T4关断，T2关断，N1的电位维持为高电压，N2的电位维持为低电压，N3的电位为低电压，T6打开，T7关断，O1输出低电压信号；

在第二保持时间段S42，NSTV提供低电压信号，CK2提供低电压信号，CK1提供高电压信号，T1关断，T4关断，T2关断，N1的电位维持为高电压，N2的电位维持为低电压，N3的电位为低电压，T6打开，T7关断，O1输出低电压信号；

在第三保持时间段S43，NSTV提供低电压信号，CK2提供高电压信号，CK1提供低电压信号，T1关断，T4关断，T2打开，N1的电位为高电压，T5打开，N2接入VGL，N2的电位为低电压，T8打开，N3的电位为低电压，T6打开，T7关闭，O1输出低电压信号。

本发明实施例所述的驱动方法，应用于上述的驱动电路，驱动周期包括输入阶段、输出阶段和复位阶段；所述驱动方法包括：

在输入阶段，第一节点控制电路在起始电压信号的控制下，控制将第一电压信号写入第一节点，第二节点控制电路在所述起始电压信号的控制下，控制将第二电压信号写入第二节点，第一节点控制电路在第二节点的电位的控制下，控制将第一电压信号写入所述第一节点，输出电路在第三节点的电位的控制下，控制输出端输出第一时钟信号；

在输出阶段，第一节点控制电路维持第一节点的电位，第二节点控制电路维持第二节点的电位，输出电路在第三节点的电位的控制下，控制所述输出端输出第一时钟信号；

在复位阶段，第一节点控制电路在第二时钟信号的控制下，控制将第二电压信号写入第一节点，第二节点控制电路在第一节点的电位的控制下，将第一电压信号写入第二节点；输出电路在第一节点的电位的控制下，控制所述输出端输出第一电压信号。

在本发明实施例所述的驱动方法中，在输出阶段，输出电路控制输出端输出第一时钟信号，在复位阶段，输出电路控制所述输出端输出第一电压信号。

在具体实施时，驱动周期还可以包括设置于所述复位阶段之后的输出截止保持阶段；所述输出截止保持阶段包括多个保持时间段，所述保持时间段包括第一保持时间段、第二保持时间段和第三保持时间段；所述驱动方法包括：

在第一保持时间段和第二保持时间段，第一节点控制电路维持第一节点的电位，第二节点控制电路维持第二节点的电位，输出电路在第一节点的电位的控制下，控制所述输出端输出第一电压信号；

在第三保持时间段，第一节点控制电路在第二时钟信号的控制下，控制将第二电压信号写入第一节点，第二节点控制电路在第一节点的电位的控制下，将第一电压信号写入第二节点；输出电路在第一节点的电位的控制下，控制所述输出端输出第一电压信号。

在本发明实施例中，驱动周期可以包括输出截止保持阶段，所述输出截止保持阶段设置于所述复位阶段之后，在输出截止保持节点，输出电路在第一节点的电位的控制下，输出电路控制所述输出端输出第一电压信号。

可选的，所述第二节点和所述第三节点为同一节点；

或者，所述驱动电路包括通断控制电路；所述驱动方法还包括：通断控制电路在所述第三电压端提供的第三电压信号的控制下，控制所述第二节点与所述第三节点之间连通。

本发明实施例所述的显示装置包括驱动模组，所述驱动模组包括多级上述的驱动电路。

在本发明实施例中，驱动电路可以包含于驱动模组，驱动模组包括多级驱动电路，第一级驱动电路的起始电压端提供的起始电压信号为外部提供的预定起始电压信号，除了第一级驱动电路之外的其他起始电压端为相邻上一级驱动电路的驱动信号端。

如图5所示，所述驱动模组包括的第一级驱动电路P1的第一时钟信号端接入第一时钟信号K1，所述第一级驱动电路P1的第二时钟信号端接入第二时钟信号K2；

所述驱动模组包括的第二级驱动电路P2的第一时钟信号端接入第二时钟信号K2，所述第二级驱动电路P2的第二时钟信号端接入第三时钟信号K3；

所述驱动模组包括的第三级驱动电路P3的第一时钟信号端接入第三时钟信号K3，所述第三级驱动电路P3的第二时钟信号端接入第一时钟信号K1；

所述驱动模组包括的第四级驱动电路P4的第一时钟信号端接入第一时钟信号K1，所述第四级驱动电路P4的第二时钟信号端接入第二时钟信号K2。

在图5中，标号为O1(1)的为P1的输出端，标号为O1(2)的为P2的输出端，标号为O1(3)的为P3的输出端，标号为O1(4)的为P4的输出端。

在本发明实施例所述的显示装置中，所述驱动模组包括的第4n-3级驱动电路的第一时钟信号端接入第一时钟信号K1，所述4n-3级驱动电路的第二时钟信号端接入第二时钟信号K2；

所述驱动模组包括的第4n-2级驱动电路的第一时钟信号端接入第二时钟信号K2，所述第4n-2级驱动电路的第二时钟信号端接入第三时钟信号K3；

所述驱动模组包括的4n-1级驱动电路的第一时钟信号端接入第三时钟信号K3，所述第4n-1级驱动电路P3的第二时钟信号端接入第一时钟信号K1；

n为正整数。

如图6所示，第一时钟信号K1的周期、第二时钟信号K2的周期和第三时钟信号K3的周期都为T，第一时钟信号K1的占空比、第二时钟信号K2的占空比和第三时钟信号K3的占空比可以为1/3；

K2比K1延迟T/3，K3比K2延迟T/3。

图6是图5所示的驱动模组的实施例的仿真工作时序图。

在具体实施时，本发明实施例所述的显示装置还包括像素电路；所述驱动电路用于为所述像素电路提供驱动信号；

所述像素电路包括发光元件、驱动电路、发光控制电路、补偿控制电路、储能电路、数据写入电路、复位电路和电位控制电路；

所述发光控制电路分别与发光控制线、第四电压端、所述驱动电路的第一端、所述驱动电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述第四电压端与所述驱动电路的第一端之间连通，控制所述驱动电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第五电压端电连接；

所述补偿控制电路分别与扫描线、所述驱动电路的控制端和所述驱动电路的第二端电连接，用于在所述扫描线提供的扫描信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；

所述数据写入电路分别与所述扫描线、数据线和所述驱动电路的第一端电连接，用于在所述扫描信号的控制下，将所述数据线上的数据电压写入所述驱动电路的第一端；

所述复位电路分别与复位控制线、复位电压端和所述驱动电路的第二端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将复位电压端提供的复位电压写入所述驱动电路的第二端；

所述电位控制电路分别与所述复位控制线、所述第四电压端和所述驱动电路的控制端电连接，用于在所述复位控制信号的控制下，将第四电压信号写入所述驱动电路的控制端；

所述储能电路的第一端与所述驱动电路的控制端电连接，所述储能电路的第二端与所述驱动电路的第二端电连接，所述储能电路用于储存电能。

可选的，所述发光控制电路包括第一发光控制晶体管和第二发光控制晶体管；所述补偿控制电路包括补偿控制晶体管，所述数据写入电路包括数据写入晶体管，所述复位电路包括复位晶体管，所述驱动电路包括驱动晶体管，所述电位控制电路包括电位控制晶体管，所述储能电路包括存储电容；所述发光元件为有机发光二极管；

所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与第四电压端电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接；

所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述有机发光二极管的阳极电连接；

所述补偿控制晶体管的控制极与扫描线电连接，所述补偿控制晶体管的第一极与所述驱动晶体管的控制极电连接，所述补偿控制晶体管的第二极与所述驱动晶体管的第二极电连接；

所述数据写入晶体管的控制极与所述扫描线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；

所述复位晶体管的控制极与所述复位控制线电连接，所述复位晶体管的第一极与所述复位电压端电连接，所述复位晶体管的第二极与所述驱动晶体管的第二极电连接；

所述电位控制晶体管的控制极与所述复位控制线电连接，所述电位控制晶体管的第一极与所述第四电压端，所述电位控制晶体管的第二极与所述驱动晶体管的控制极电连接；

所述存储电容的第一端与所述驱动晶体管的控制极电连接，所述存储电容的第二端与所述所述驱动晶体管的第二极电连接。

在本发明实施例中，所述电位控制晶体管和所述复位晶体管可以为铟镓锌氧化物IGZO晶体管；

所述驱动晶体管、所述第一发光控制晶体管、所述第二发光控制晶体管、所述数据写入晶体管和所述补偿控制晶体管都可以为N型金属-氧化物-半导体晶体管。

如图7所示，所述像素电路的一实施例包括第一发光控制晶体管M5、第二发光控制晶体管M6、补偿控制晶体管T7、复位晶体管M1、电位控制晶体管M2、驱动晶体管M3、数据写入晶体管M4和存储电容CST；发光元件为有机发光二极管OLED；

M1的栅极与复位控制线GateN_n-1电连接，M1的源极与复位电压端电连接，M1的漏极与T3的漏极电连接；所述复位电压端用于提供复位电压Vinit；

M2的栅极与复位控制线GateN_n-1电连接，M2的源极与高电平端VDD电连接，M2的漏极与M3的栅极电连接；

M4的栅极与扫描线GateN_n电连接，M4的源极接入数据电压Vdata，M4的漏极与M3的源极电连接；

M5的栅极与发光控制线EM电连接，M5的源极与高电平端VDD电连接，M5的漏极与M3的源极电连接；

M6的栅极与发光控制线EM电连接，M6的源极与M3的漏极电连接，M6的漏极与OLED的阳极电连接；

M7的栅极与扫描线GateN_n电连接，M7的源极与T3的栅极电连接，M7的漏极与T3的漏极电连接；

OLED的阴极与低电平端VSS电连接。

在图7所示的实施例中，M1和M2为IGZO薄膜晶体管，M3、M4、M5、M6和M7为NMOS晶体管(N型金属-氧化物-半导体晶体管)。

图8是图7所示的像素电路的实施例的工作时序图。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。