具体实施方式

下面，使用附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式并不是不当地限定权利要求书所记载的本发明的内容。此外，以下说明的全部结构不一定是本发明的必须结构要件。

1.频率计测装置

图1是示出本实施方式的频率计测装置的结构的图。如图1所示，本实施方式的频率计测装置1具有计测期间设定电路10、第1计数器电路20、第2计数器电路30、第1频率计算电路40、第2频率计算电路50和频率选择电路60，计测输入信号IN的频率。频率计测装置1可以由ASIC(Application Specific Integrated Circuit)等单芯片的集成电路实现，也可以由多芯片的集成电路实现，还可以包含分立部件。

计测期间设定电路10根据基准时钟信号CK设定输入信号IN的频率的计测期间T，输出表示计测期间T的计测期间信号TS。在本实施方式中，计测期间T中的基准时钟信号CK的脉冲数n_R是预先决定的。而且，计测期间设定电路10在基准时钟信号CK的规定的上升沿使计测期间信号TS从低电平转变为高电平，当基准时钟信号CK的脉冲数与n_R一致时，在基准时钟信号CK的下一个上升沿使计测期间信号TS从高电平转变为低电平。计测期间T是计测期间信号TS为高电平的期间。

频率计测装置1也可以具有生成基准时钟信号CK的基准时钟信号生成电路70。基准时钟信号CK是成为用于计测输入信号IN的频率的基准的时钟信号。因此，在本实施方式中，基准时钟信号CK是频率精度高的时钟信号，例如，基准时钟信号生成电路70也可以使石英振子振荡而生成基准时钟信号CK。此外，在本实施方式中，基准时钟信号CK例如是32.768kHz等1MHz以下的较低频率的时钟信号。下面，将基准时钟信号CK的频率设为f_R。使用基准时钟信号CK的频率f_R和计测期间T中的基准时钟信号CK的脉冲数n_R，利用式(1)表示计测期间T。即，计测期间T是基准时钟信号CK的1个周期的n_R倍的长度的期间。

第1计数器电路20对计测期间T中的基于输入信号IN的期间T’中的基准时钟信号CK的脉冲数进行计数。例如，期间T’可以是计测期间T中的输入信号IN的最初的上升沿与最后的上升沿之间的期间，也可以是计测期间T中的输入信号IN的最初的下降沿与最后的下降沿之间的期间。下面，将第1计数器电路20的计数值CN1即期间T’的基准时钟信号CK的脉冲数设为n_E。

第2计数器电路30对计测期间T中的输入信号IN的脉冲数进行计数。下面，将第2计数器电路30的计数值CN2即计测期间T中的输入信号IN的脉冲数设为n_IN。

第1频率计算电路40通过式(2)计算第1频率f₁。第1频率f₁是通过对基准时钟信号CK的1个周期的n_R倍的长度的计测期间T＝n_R/f_R中的输入信号IN的脉冲数n_IN进行计数来计测输入信号IN的频率的频率计测方式得到的频率。计测期间T相当于基准时钟信号CK的n_R周期，如上所述，n_R是预先决定的固定值，因此，该频率计测方式与所述直接计数方式相同。

第2频率计算电路50通过式(3)计算第2频率f₂。第2频率f₂是通过如下的周期计测方式得到的频率：对计测期间T中的计数n_IN次的输入信号IN的脉冲数的期间T’中的基准时钟信号CK的脉冲数n_E进行计数，计测输入信号IN的1个周期的时间，通过取其倒数来计测输入信号IN的频率。该周期计测方式在计测输入信号IN的周期的方面与所述倒数计数方式相同，但在所述倒数计数方式中，计测输入信号IN的1个周期的时间，与此相对，在周期计测方式中，计测不限于输入信号IN的1个周期的时间。即，输入信号IN的脉冲数n_IN根据输入信号IN的频率而变化，因此，与上述倒数计数方式不同。

频率选择电路60选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。

频率计测装置1也可以具有计测误差计算电路80。计测误差计算电路80根据第2计数器电路30的计数值CN2即计测期间T中的输入信号IN的脉冲数n_IN计算计测误差Err。在本实施方式中，计测误差Err是第1频率f₁的最大误差Err1，利用式(4)计算。

在本实施方式中，频率选择电路60根据计测误差计算电路80计算的计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。具体而言，如果计测误差Err的绝对值为规定的阈值VTE以下，则频率选择电路60选择第1频率f₁，如果计测误差Err的绝对值大于阈值VTE，则频率选择电路60选择第2频率f₂。

这里，第2频率f₂的最大误差Err2利用式(5)表示。

这里，计测期间T中的基准时钟信号CK的脉冲数n_R是预先决定的，因此，第2频率f₂的最大误差Err2是固定值而与输入信号IN的频率无关。因此，在计测误差Err的绝对值小于最大误差Err2的绝对值的情况下，第1频率f₁的精度比第2频率f₂的精度高，在计测误差Err的绝对值大于最大误差Err2的绝对值的情况下第2频率f₂的精度比第1频率f₁的精度高。因此，例如通过将阈值VTE设为最大误差Err2的绝对值，频率选择电路60能够选择第1频率f₁和第2频率f₂中的精度高的一方并设为频率f。这里，阈值VTE也可以是最大误差Err2的绝对值以外的值。例如，为了简化，也可以是近似于Err2的常数。

另外，第1频率计算电路40、第2频率计算电路50和频率选择电路60的处理也可以通过逻辑电路以硬件的方式进行。这样，频率计测装置1能够高速地进行第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择。或者，第1频率计算电路40、第2频率计算电路50和频率选择电路60的处理也可以通过CPU(Central Processing Unit)以软件的方式进行。这样，频率计测装置1能够容易地变更第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择的方式。

图2是示出第1计数器电路20的具体结构例的图。如图2所示，第1计数器电路20具有基准时钟计数电路21和基准计数值保持电路22。

基准时钟计数电路21在由计测期间信号TS表示的计测期间T中，对基准时钟信号CK的脉冲数进行计数，输出计数值CT。

基准计数值保持电路22在计测期间T中，利用基准时钟信号CK对输入信号IN进行采样，检测输入信号IN的上升沿或下降沿，保持从计测期间T的开始时点到输入信号IN的上升沿或下降沿的检测时点为止的基准时钟信号CK的脉冲数即计数值CT。

在本实施方式中，基准计数值保持电路22具有输入信号边沿检测电路23、基准时钟初次计数值保持电路24和基准时钟更新计数值保持电路25。

输入信号边沿检测电路23在计测期间T中，利用基准时钟信号CK对输入信号IN进行采样，检测输入信号IN的上升沿或下降沿，输出边沿检测信号ED。在本实施方式中，边沿检测信号ED是在输入信号IN的上升沿或下降沿的检测时点从低电平转变为高电平、且在基准时钟信号CK的1个周期后从高电平转变为低电平的信号。

基准时钟初次计数值保持电路24在计测期间T中，保持边沿检测信号ED的最初的高电平的期间的计数值CT作为计数值CN1_1。

基准时钟更新计数值保持电路25在计测期间T中，保持边沿检测信号ED的第2次以后的高电平的期间的计数值CT作为计数值CN1_2。每当边沿检测信号ED成为高电平时，计数值CN1_2被更新为最新的计数值CT。

因此，在将计测期间T的结束时点的计数值CN1_1设为n_E1、将计数值CN1_2设为n_E2时，n_E2与n_E1的差分相当于计测期间T中的从输入信号IN的最初的上升沿或下降沿到最后的上升沿或下降沿为止的期间T’中的基准时钟信号CK的脉冲数n_E。因此，在所述的式(3)中代入n_E＝n_E2-n_E1，得到式(6)。第2频率计算电路50也可以通过式(6)计算第2频率f₂。

另外，计数值CN1_1和计数值CN1_2相当于图1的计数值CN1。此外，如果计数值CN1_1是固定值，则不需要基准时钟初次计数值保持电路24。该情况下，计数值CN1_2相当于图1的计数值CN1。

图3是示出频率计测装置1的动作顺序的一例的流程图。如图3所示，首先，基准时钟信号生成电路70生成基准时钟信号CK(步骤S1)。

接着，计测期间设定电路10设定计测期间T，开始计测期间T(步骤S2)。

接着，第1计数器电路20的基准时钟计数电路21开始基准时钟信号CK的脉冲数的计数(步骤S3)。

接着，第2计数器电路30开始输入信号IN的脉冲数的计数(步骤S4)。

接着，第1计数器电路20的输入信号边沿检测电路23待机，直到检测到输入信号IN的上升沿为止(步骤S5：否)。然后，在输入信号边沿检测电路23检测到输入信号IN的上升沿的情况下(步骤S5：是)，第1计数器电路20的基准时钟初次计数值保持电路24保持基准时钟计数电路21的计数值CT作为计数值CN1_1(步骤S6)。

接着，直到计测期间T结束为止(步骤S9：否)，每当输入信号边沿检测电路23检测到输入信号IN的下一个上升沿时(步骤S7：是)，第1计数器电路20的基准时钟更新计数值保持电路25保持基准时钟计数电路21的计数值CT作为计数值CN1_2(步骤S8)。

然后，当计测期间T结束后(步骤S9：是)，将第2计数器电路30的计数值CN2设为n_IN，使用基准时钟信号CK的频率f_R和计测期间T中的基准时钟信号CK的脉冲数n_R，第1频率计算电路40通过式(2)计算第1频率f₁(步骤S10)。

接着，将计数值CN1_1设为n_E1，将计数值CN1_2设为n_E2，第2频率计算电路50通过式(6)计算第2频率f₂(步骤S11)。

接着，计测误差计算电路80通过式(4)计算计测误差Err(步骤S12)。

最后，在计测误差Err为阈值以下的情况下(步骤S13：是)，频率选择电路60选择第1频率f₁作为输入信号IN的频率f(步骤S14)，在计测误差Err大于阈值VTE的情况下(步骤S13：否)，频率选择电路60选择第2频率f₂作为输入信号IN的频率f(步骤S15)。

图4是示出频率计测装置1中的各种信号的波形的一例的时序图。

在图4的例子中，首先，在时刻t1，计测期间信号TS从低电平转变为高电平，计测期间T开始。然后，在计测期间T中，按照基准时钟信号CK的每个上升沿，基准时钟信号CK的脉冲数的计数值CT从0依次增加1。

在时刻t2，输入信号IN从低电平转变为高电平。与该输入信号IN的上升沿同步地，计数值CN2从0变化为1。此外，与时刻t3的基准时钟信号CK的上升沿同步地，边沿检测信号ED从低电平转变为高电平。

在时刻t4，边沿检测信号ED为高电平，因此，与基准时钟信号CK的上升沿同步地，计数值CN1_1被更新为计数值CT即1。

在时刻t5，输入信号IN从低电平转变为高电平。与该输入信号IN的上升沿同步地，计数值CN2从1变化为2。此外，与时刻t6的基准时钟信号CK的上升沿同步地，边沿检测信号ED从低电平转变为高电平。

在时刻t7，边沿检测信号ED为高电平，因此，与基准时钟信号CK的上升沿同步地，计数值CN1_2被更新为计数值CT即5。

以后，直到时刻t8为止，与时刻t5～时刻t7同样，每当输入信号IN从低电平转变为高电平时，与输入信号IN的上升沿同步地，计数值CN2依次增加1，与基准时钟信号CK的上升沿同步地，计数值CN1_2被更新为计数值CT。

在时刻t8，输入信号IN从低电平转变为高电平。与该输入信号IN的上升沿同步地，计数值CN2从n_IN-1变化为n_IN。此外，与时刻t9的基准时钟信号CK的上升沿同步地，边沿检测信号ED从低电平转变为高电平。

在时刻t10，边沿检测信号ED为高电平，因此，与基准时钟信号CK的上升沿同步地，计数值CN1_2被更新为计数值CT即n_R-3。

在时刻t11，计数值CT为n_R-1，因此，计测期间信号TS从高电平转变为低电平，计测期间T结束。时刻t11的计数值CN2即n_IN相当于计测期间T中的输入信号IN的脉冲数。此外，在将时刻t11的计数值CN1_1即1设为n_E1、将时刻t11的计数值CN1_2即n_R-3设为n_E2时，n_E2-n_E1相当于从时刻t2到时刻t8为止的期间T’中的基准时钟信号CK的脉冲数。

在时刻t12，与基准时钟信号CK的上升沿同步地，通过所述式(2)计算第1频率f₁，通过所述式(6)计算第2频率f₂，通过所述式(4)计算计测误差Err。然后，根据计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。

如以上说明的那样，在本实施方式的频率计测装置1中，计测期间设定电路10根据基准时钟信号CK设定输入信号IN的频率f的计测期间T，第1计数器电路20对计测期间T中的基于输入信号IN的期间T’的基准时钟信号CK的脉冲数n_E进行计数，第2计数器电路30对计测期间T中的输入信号IN的脉冲数n_IN进行计数。此外，将基准时钟信号CK的频率设为f_R，将计测期间T中的基准时钟信号CK的脉冲数设为n_R，第1频率计算电路40通过所述式(2)计算第1频率f₁，第2频率计算电路50通过所述式(3)计算第2频率f₂，频率选择电路60选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。

即，本实施方式的频率计测装置1通过频率计测方式计算第1频率f₁，通过周期计测方式计算第2频率f₂，选择第1频率f₁或第2频率f₂作为输入信号IN的频率，由此，能够扩大频率的计测范围。此外，根据本实施方式的频率计测装置1，在基于频率计测方式的第1频率f₁的计算和基于周期计测方式的第2频率f₂的计算中共同使用基准时钟信号CK，因此，不需要多个时钟信号，能够实现低成本化。

此外，在本实施方式的频率计测装置1中，计测误差计算电路80根据第2计数器电路30计数的计测期间T中的输入信号IN的脉冲数n_IN，通过式(4)计算计测误差Err，频率选择电路60根据计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率。具体而言，如果计测误差Err的绝对值为规定的阈值VTE以下，则频率选择电路60选择第1频率f₁，如果计测误差Err的绝对值大于阈值VTE，则频率选择电路60选择第2频率f₂。因此，根据本实施方式的频率计测装置1，通过适当地设定阈值VTE，频率选择电路60能够选择第1频率f₁和第2频率f₂中的计测误差小的一方，因此，能够高精度地计测输入信号IN的频率f。

2.微控制器

图5是示出本实施方式的微控制器的结构的图。如图5所示，本实施方式的微控制器100具有基准时钟信号生成电路110、第1计时器120、第2计时器130、存储器140和CPU(Central Processing Unit)150。第1计时器120、第2计时器130、存储器140以及CPU150与总线160连接。另外，微控制器100也可以不具有这些结构要素的一部分，也可以具有其他结构要素。

基准时钟信号生成电路110、第1计时器120、第2计时器130、存储器140和CPU150作为所述频率计测装置1发挥功能。即，微控制器100包含频率计测装置1。

微控制器100与石英振子等振子200连接，基准时钟信号生成电路110使振子200振荡而生成频率精度高的基准时钟信号CK。

第1计时器120具有比较值寄存器121、计数器122、比较器123、输出控制部124、捕获寄存器125和边沿检测部126。

在比较值寄存器121中设定有用于决定所述计测期间T的值。例如，针对所述计测期间T中的基准时钟信号CK的脉冲数n_R，在比较值寄存器121中设定有n₁＝n_R-1。

计数器122在计测期间T开始后，值被复位为0，对基准时钟信号CK的脉冲数进行计数。

比较器123对计数器122的计数值CT1和比较值寄存器121的值进行比较，输出表示两者是否一致的信号。

输出控制部124生成表示计测期间T的计测期间信号TS，将其输出到微控制器100的外部。输出控制部124使与基准时钟信号CK同步地输出的计测期间信号TS从低电平转变为高电平，计测期间T开始，在比较器123的输出信号表示计数值CT1和比较值寄存器121的值一致时，与基准时钟信号CK同步地使计测期间信号TS从高电平转变为低电平，结束计测期间T。

边沿检测部126在计测期间T中，利用基准时钟信号CK对从微控制器100的外部输入的输入信号IN进行采样，检测输入信号IN的上升沿或下降沿，输出边沿检测信号ED1。在本实施方式中，边沿检测信号ED1是在输入信号IN的上升沿或下降沿的检测时点从低电平转变为高电平、且在基准时钟信号CK的1个周期后从高电平转变为低电平的信号。

捕获寄存器125在边沿检测信号ED1为高电平时，在基准时钟信号CK的上升沿取得计数值CT1，保持为捕获值CP1。捕获寄存器125在计测期间T中，将在边沿检测信号ED1的最初的高电平的期间内取得并保持的捕获值CP1经由总线160传输到存储器140，作为第1计时器第1捕获值141存储于存储器140。此外，捕获寄存器125在计测期间T中，将在边沿检测信号ED1的第2次以后的高电平的期间内取得并保持的捕获值CP1经由总线160传输到存储器140，使存储器140存储为第1计时器第2捕获值142。每当边沿检测信号ED1成为高电平时，第1计时器第2捕获值142被更新为最新的捕获值CP1。

第2计时器130具有计数器131、捕获寄存器132和边沿检测部133。

计数器131对计测期间T中的输入信号IN的脉冲数进行计数。

边沿检测部133利用输入信号IN对从微控制器100的外部输入的计测期间信号TS进行采样，检测计测期间信号TS的上升沿或下降沿，输出边沿检测信号ED2。在本实施方式中，边沿检测信号ED2是在计测期间信号TS的上升沿或下降沿的检测时点从低电平转变为高电平、且在输入信号IN的1个周期后从高电平转变为低电平的信号。

捕获寄存器132在边沿检测信号ED2为高电平时，在输入信号IN的上升沿取得计数器131的计数值CT2，保持为捕获值CP2。捕获寄存器132在计测期间T的开始后，将在边沿检测信号ED2的最初的高电平的期间内取得并保持的捕获值CP2经由总线160传输到存储器140，使存储器140存储为第2计时器第1捕获值143。此外，捕获寄存器132将在边沿检测信号ED2的第2次的高电平的期间内取得并保持的捕获值CP2经由总线160传输到存储器140，作为第2计时器第2捕获值144存储于存储器140。

CPU150执行存储器140中存储的频率计算程序145，通过软件处理来计算输入信号IN的频率f。具体而言，首先，CPU150在计测期间T的结束后，经由总线160从存储器140读出第1计时器第1捕获值141、第1计时器第2捕获值142、第2计时器第1捕获值143和第2计时器第2捕获值144。接着，在将第1计时器第1捕获值141设为n_E1、将第1计时器第2捕获值142设为n_E2、将第2计时器第1捕获值143设为n_T1、将第2计时器第2捕获值144设为n_T2时，CPU150设为n_IN＝n_T2-n_T1，使用已知的基准时钟信号CK的频率f_R和计测期间T中的基准时钟信号CK的脉冲数n_R，通过所述式(2)计算第1频率f₁。进而，CPU150通过所述式(6)计算第2频率f₂。此外，CPU150通过所述式(4)计算计测误差Err。然后，CPU150根据计测误差Err，选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。具体而言，如果计测误差Err的绝对值为规定的阈值VTE以下，则CPU150选择第1频率f₁，如果计测误差Err的绝对值大于阈值VTE，则CPU150选择第2频率f₂。

另外，基准时钟信号生成电路110作为图1的基准时钟信号生成电路70发挥功能。此外，第1计时器120和存储器140作为图1的计测期间设定电路10和第1计数器电路20发挥功能。第2计时器130和存储器140作为图1的第2计数器电路30发挥功能。即，在微控制器100中，图1的基准时钟信号生成电路70、计测期间设定电路10、第1计数器电路20和第2计数器电路30的处理通过逻辑电路以硬件的方式进行。但是，计测期间设定电路10、第1计数器电路20和第2计数器电路30的处理的至少一部分也可以通过CPU150以软件的方式进行。

此外，CPU150和存储器140作为图1的第1频率计算电路40、第2频率计算电路50、频率选择电路60和计测误差计算电路80发挥功能。即，在微控制器100中，图1的第1频率计算电路40、第2频率计算电路50、频率选择电路60和计测误差计算电路80的处理通过CPU150以软件的方式进行。由此，微控制器100能够容易地变更第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择的方式。但是，第1频率计算电路40、第2频率计算电路50、频率选择电路60和计测误差计算电路80的处理的至少一部分也可以通过逻辑电路以硬件的方式进行。这样，频率计测装置1能够高速地进行第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择的至少一部分。

图6是示出微控制器100的动作顺序的一例的流程图。如图6所示，首先，基准时钟信号生成电路110生成基准时钟信号CK(步骤S101)。

接着，第1计时器120的输出控制部124使计测期间信号TS上升，开始计测期间T(步骤S102)。

接着，第1计时器120的计数器122开始基准时钟信号CK的脉冲数的计数(步骤S103)。

接着，第2计时器130的计数器131开始输入信号IN的脉冲数的计数(步骤S104)。

接着，第2计时器130的边沿检测部133检测计测期间信号TS的上升沿，捕获寄存器132取得计数器131的计数值CT2，使存储器140存储为第2计时器第1捕获值143(步骤S105)。

接着，第1计时器120的边沿检测部126待机，直到检测到输入信号IN的上升沿为止(步骤S106：否)。然后，在边沿检测部126检测到输入信号IN的上升沿的情况下(步骤S106：是)，第1计时器120的捕获寄存器125取得计数器122的计数值CT1，使存储器140存储为第1计时器第1捕获值141(步骤S107)。

接着，直到第1计时器120的计数器122的计数值CT1与比较值寄存器121的值一致为止(步骤S110：否)，每当第1计时器120的边沿检测部126检测到输入信号IN的下一个上升沿时(步骤S108：是)，第1计时器120的捕获寄存器125取得计数器122的计数值CT1，使存储器140存储为第1计时器第2捕获值142(步骤S109)。

接着，第1计时器120的输出控制部124使计测期间信号TS下降，结束计测期间T(步骤S110)。

接着，第2计时器130的边沿检测部133检测计测期间信号TS的下降沿，捕获寄存器132取得计数器131的计数值CT2，使存储器140存储为第2计时器第2捕获值144(步骤S111)。

接着，CPU150计算第1频率f₁、第2频率f₂和计测误差Err(步骤S112)。具体而言，将第2计时器第1捕获值143设为n_T1，将第2计时器第2捕获值144设为n_T2，设为n_IN＝n_T2-n_T1，使用基准时钟信号CK的频率f_R和计测期间T中的基准时钟信号CK的脉冲数n_R，CPU150通过所述式(2)计算第1频率f₁。此外，将第1计时器第1捕获值141设为n_E1，将第1计时器第2捕获值142设为n_E2，CPU150通过所述式(6)计算第2频率f₂。此外，CPU150通过所述式(4)计算计测误差Err。

最后，在计测误差Err为阈值以下的情况下(步骤S114：是)，CPU150选择第1频率f₁作为输入信号IN的频率f(步骤S115)，在计测误差Err大于阈值VTE的情况下(步骤S114：否)、CPU150选择第2频率f₂作为输入信号IN的频率f(步骤S116)。

图7是示出微控制器100中的各种信号的波形的一例的时序图。

在图7的例子中，首先，在时刻t1，计测期间信号TS从低电平转变为高电平，计测期间T开始。然后，在基准时钟信号CK的脉冲数的计数值CT1被复位为0后，在计测期间T中，按照基准时钟信号CK的每个上升沿，计数值CT1从0依次增加1。

在时刻t2，输入信号IN从低电平转变为高电平。与该输入信号IN的上升沿同步地，计数值CT2从0变化为1，并且，边沿检测信号ED2从低电平转变为高电平。此外，与时刻t3的基准时钟信号CK的上升沿同步地，边沿检测信号ED1从低电平转变为高电平。

在时刻t4，边沿检测信号ED1为高电平，因此，与基准时钟信号CK的上升沿同步地，捕获值CP1被更新为计数值CT1即1。捕获值CP1作为第1计时器第1捕获值141存储在存储器140中。

在时刻t5，输入信号IN从低电平转变为高电平。边沿检测信号ED2为高电平，因此，与该输入信号IN的上升沿同步地，捕获值CP2被更新为计数值CT2即1。捕获值CP2作为第2计时器第1捕获值143存储在存储器140中。此外，与该输入信号IN的上升沿同步地，计数值CT2从1变化为2。此外，与时刻t6的基准时钟信号CK的上升沿同步地，边沿检测信号ED1从低电平转变为高电平。

在时刻t7，边沿检测信号ED1为高电平，因此，与基准时钟信号CK的上升沿同步地，捕获值CP1被更新为计数值CT1即4。捕获值CP1作为第1计时器第2捕获值142存储在存储器140中。

以后，直到时刻t8为止，与时刻t5～时刻t7同样，每当输入信号IN从低电平转变为高电平时，与输入信号IN的上升沿同步地，计数值CT2依次增加1，与基准时钟信号CK的上升沿同步地，第1计时器第2捕获值142被更新为捕获值CP1即计数值CT1。

在时刻t8，输入信号IN从低电平转变为高电平，与时刻t9的基准时钟信号CK的上升沿同步地，边沿检测信号ED1从低电平转变为高电平。

在时刻t10，边沿检测信号ED1为高电平，因此，与基准时钟信号CK的上升沿同步地，捕获值CP1被更新为计数值CT1即n₁-1。捕获值CP1作为第1计时器第2捕获值142存储在存储器140中。

在时刻t11，计数值CT1与比较值寄存器121的值n₁一致，因此，计测期间信号TS从高电平转变为低电平，计测期间T结束。

此外，在时刻t11，在计测期间信号TS刚刚从高电平转变为低电平后，输入信号IN立即从低电平转变为高电平。与该输入信号IN的上升沿同步地，计数值CT2变化为n₂，并且，边沿检测信号ED2从低电平转变为高电平。

在时刻t12，输入信号IN从低电平转变为高电平。边沿检测信号ED2为高电平，因此，与该输入信号IN的上升沿同步地，捕获值CP2被更新为计数值CT2即n₂。捕获值CP2作为第2计时器第1捕获值143存储在存储器140中。

在时刻t12以后，在将第1计时器第1捕获值141设为n_E1、将第1计时器第2捕获值142设为n_E2时，n_E2-n_E1相当于从时刻t2到时刻t8为止的期间T’中的基准时钟信号CK的脉冲数。此外，在将第2计时器第1捕获值143设为n_T1、将第2计时器第2捕获值144设为n_T2时，n_T2-n_T1相当于计测期间T中的输入信号IN的脉冲数。

然后，CPU150利用所述式(2)计算第1频率f₁，利用所述式(6)计算第2频率f₂，利用所述式(4)计算计测误差Err。然后，根据计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。

如以上说明的那样，在本实施方式的微控制器100中，第1计时器120根据基准时钟信号CK设定输入信号IN的频率f的计测期间T，对基准时钟信号CK的脉冲数进行计数。此外，第1计时器120将计测期间T中的输入信号IN的最初的上升沿或下降沿的检测时刻的基准时钟信号CK的脉冲数的计数值CT1设为n_E1而存储于存储器140。此外，第1计时器120将计测期间T中的输入信号IN的最后的上升沿或下降沿的检测时点的计数值CT1设为n_E2而存储于存储器140。换言之，第1计时器120根据基准时钟信号CK设定输入信号IN的频率f的计测期间T，对计测期间T中的基于输入信号IN的期间T’的基准时钟信号CK的脉冲数n_E＝n_E2-n_E1进行计数。

此外，在本实施方式的微控制器100中，第2计时器130对输入信号IN的脉冲数进行计数。此外，第2计时器130将计测期间信号TS的上升沿的检测时点的输入信号IN的脉冲数的计数值CT2设为n_T1而存储于存储器140。此外，第2计时器130将计测期间信号TS的下降沿的检测时点的计数值CT2设为n_T2而存储于存储器140。换言之，第2计时器130对计测期间T中的输入信号IN的脉冲数n_IN＝n_T2-n_T1进行计数。

此外，在本实施方式的微控制器100中，将基准时钟信号CK的频率设为f_R，将计测期间T中的基准时钟信号CK的脉冲数设为n_R，CPU150执行频率计算程序145，由此，通过所述式(2)计算第1频率f₁，通过所述式(3)或式(6)计算第2频率f₂，选择第1频率f₁或第2频率f₂作为输入信号IN的频率f。

即，本实施方式的微控制器100通过频率计测方式计算第1频率f₁，通过周期计测方式计算第2频率f₂，选择第1频率f₁或第2频率f₂作为输入信号IN的频率，由此，能够扩大频率的计测范围。此外，根据本实施方式的微控制器100，在基于频率计测方式的第1频率f₁的计算和基于周期计测方式的第2频率f₂的计算中共同使用基准时钟信号CK，因此，不需要多个时钟信号，能够实现低成本化。

此外，在本实施方式的微控制器100中，CPU150根据第2计时器130计数的计测期间T中的输入信号IN的脉冲数n_IN，通过式(4)计算计测误差Err，根据计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率。具体而言，如果计测误差Err的绝对值为规定的阈值VTE以下，则CPU150选择第1频率f₁，如果计测误差Err的绝对值大于阈值VTE，则CPU150选择第2频率f₂。因此，根据本实施方式的微控制器100，通过适当地设定阈值VTE，CPU150能够选择第1频率f₁和第2频率f₂中的计测误差小的一方，因此，能够高精度地计测输入信号IN的频率f。

此外，根据本实施方式的微控制器100，能够通过具有通用性的第1计时器120、第2计时器130、存储器140和CPU150实现计测输入信号IN的频率f的频率计测装置1。进而，根据本实施方式的微控制器100，通过变更频率计算程序145，能够容易地变更CPU150进行的第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择的方式。

3.电子设备

图8是示出本实施方式的电子设备的结构例的功能框图。此外，图9是示出本实施方式的电子设备的另一个结构例的功能框图。

如图8和图9所示，本实施方式的电子设备300具有频率计测装置310或微控制器330。此外，本实施方式的电子设备300也可以具有振子320、操作部340、通信部350、显示部360和声音输出部370。另外，本实施方式的电子设备300也可以构成为省略或变更图8或图9的结构要素的一部分，或者附加其他结构要素。

频率计测装置310和微控制器330按照未图示的存储部中存储的程序，进行各种计算处理和控制处理。具体而言，频率计测装置310和微控制器330进行与来自操作部340的操作信号对应的各种处理、为了与其他设备进行数据通信而控制通信部350的处理、发送用于使显示部360显示各种信息的显示信号的处理、发送用于从声音输出部370输出各种声音的声音信号的处理等。

特别地，在本实施方式中，频率计测装置310和微控制器330使外置的振子320振荡而生成基准时钟信号，根据基准时钟信号计测从外部输入的输入信号IN的频率。

操作部340是由操作键或按钮开关等构成的输入装置，将与用户进行的操作对应的操作信号输出到频率计测装置310或微控制器330。

通信部350进行用于使频率计测装置310或微控制器330与外部设备之间的数据通信建立的各种控制。

显示部360是由LCD(Liquid Crystal Display)等构成的显示装置，根据被输入的显示信号显示各种信息。也可以在显示部360中设置作为操作部340发挥功能的触摸面板。

声音输出部370由扬声器等构成，根据来自频率计测装置310或微控制器330的输出信号即声音信号输出声音。

例如应用上述实施方式的频率计测装置1作为频率计测装置310，或者例如应用上述实施方式的微控制器100作为微控制器330，由此，能够实现频率的计测精度高的电子设备300。

作为这种电子设备300，可考虑各种电子设备，例如可举出数字万用表、车速传感器、转速计等。

图10是示出作为电子设备300的一例的数字万用表的结构例的图。如图10所示，数字万用表301具有图9所示的振子320、微控制器330和显示部360。

微控制器330包含基准时钟信号生成电路331、比较器332、测定电路333、CPU(Central Processing Unit)334、存储器335和LCD驱动电路336。测定电路333、CPU334以及存储器335与总线337连接。

微控制器330与石英振子等振子320连接，基准时钟信号生成电路331使振子320振荡而生成频率精度高的基准时钟信号CK。

比较器332将正弦波、三角波、锯齿波等输入信号IN与基准电压进行比较，将其转换为脉冲状的输入信号IN’。

测定电路333对根据基准时钟信号CK设定的计测期间T中的基于输入信号IN’的期间T’的基准时钟信号CK的脉冲数进行计数，经由总线337将计数值传输到存储器335进行存储。此外，测定电路333对计测期间T中的输入信号IN’的脉冲数进行计数，经由总线337将计数值传输到存储器335进行存储。

CPU334经由总线337从存储器335读出各种计数值，利用所述式(2)计算通过频率计测方式得到的第1频率f₁。此外，CPU334利用所述式(3)或式(6)计算通过周期计测方式得到的第2频率f₂。此外，CPU334利用所述式(4)计算计测误差Err。然后，CPU334根据计测误差Err选择第1频率f₁或第2频率f₂作为输入信号IN的频率f，经由总线337传输到LCD驱动电路336。

基准时钟信号生成电路331、比较器332、测定电路333、CPU334和存储器335作为图8所示的频率计测装置310发挥功能。

LCD驱动电路336根据经由总线337从CPU334传输的频率f，生成用于驱动LCD即显示部360并使显示部360显示频率f的信息的显示信号。

显示部360根据从LCD驱动电路336输出的显示信号显示频率计测装置310计测的输入信号IN的频率。

例如应用上述实施方式的频率计测装置1作为频率计测装置310，或者例如应用上述实施方式的微控制器100作为微控制器330，由此，能够实现频率的计测精度高的数字万用表301。

另外，基准时钟信号生成电路331、CPU334和存储器335分别相当于图5的基准时钟信号生成电路110、CPU150和存储器140。此外，测定电路333相当于图5的第1计时器120和第2计时器130。

本发明不限于本实施方式，能够在本发明的主旨的范围内进行各种变形实施。

例如，在上述实施方式的频率计测装置1中，举出了基准时钟信号生成电路70使石英振子振荡而生成基准时钟信号CK的例子，在上述实施方式的微控制器100中，基准时钟信号生成电路110使石英振子等振子200振荡而生成基准时钟信号CK，但是，基准时钟信号生成电路70、110也可以是其他结构。例如，基准时钟信号生成电路70、110也可以使石英振子以外的压电振子、SAW(Surface Acoustic Wave)谐振子、MEMS(Micro Electro MechanicalSystems)振子等振荡而生成基准时钟信号CK，还可以是CR振荡电路。

此外，在上述实施方式的频率计测装置1或微控制器100中，在内部生成基准时钟信号CK，但是，也可以从频率计测装置1或微控制器100的外部输入基准时钟信号CK。

此外，在上述实施方式的频率计测装置1或微控制器100中，一并计算第1频率f₁和第2频率f₂，但是，在选择第1频率f₁作为输入信号IN的频率f的情况下，也可以不计算第2频率f₂而计算第1频率f₁，在选择第2频率f₂作为输入信号IN的频率f的情况下，也可以不计算第1频率f₁而计算第2频率f₂。

上述实施方式和变形例是一例，不限于此。例如，还能够适当组合各实施方式和各变形例。

本发明包含与实施方式中说明的结构实质上相同的结构例如功能、方法以及结果相同的结构、或目的以及效果相同的结构。此外，本发明包含对实施方式中说明的结构的非本质的部分进行置换而得到的结构。此外，本发明包含发挥与实施方式中说明的结构相同的作用效果的结构或能够实现相同目的的结构。此外，本发明包含对实施方式中说明的结构附加公知技术而得到的结构。

根据上述实施方式和变形例导出以下内容。

频率计测装置的一个方式计测输入信号的频率，所述频率计测装置具有：计测输入信号的频率，所述频率计测装置具有：计测期间设定电路，其根据基准时钟信号设定所述输入信号的频率的计测期间；第1计数器电路，其对所述计测期间中的基于所述输入信号的期间的所述基准时钟信号的脉冲数进行计数；第2计数器电路，其对所述计测期间中的所述输入信号的脉冲数进行计数；第1频率计算电路，设所述基准时钟信号的频率为f_R、所述计测期间中的所述基准时钟信号的脉冲数为n_R、所述第2计数器电路的计数值为n_IN、所述第1计数器电路的计数值为n_E，该第1频率计算电路通过f₁＝f_R×n_IN/n_R计算第1频率f₁；第2频率计算电路，其通过f₂＝f_R×n_IN/n_E计算第2频率f₂；以及频率选择电路，其选择所述第1频率f₁或所述第2频率f₂作为所述输入信号的频率。

在该频率计测装置中，第1频率计算电路通过频率计测方式计算第1频率f₁，该频率计测方式是对基准时钟信号的1个周期的n_R倍的长度的计测期间T＝n_R/f_R中的输入信号的脉冲数n_IN进行计数而计测输入信号的频率。此外，第2频率计算电路通过周期计测方式计算第2频率f₂，该周期计测方式是对计测期间中的对输入信号的脉冲数进行n_IN次计数的期间中的基准时钟信号的脉冲数n_E进行计数而计测输入信号的1个周期的时间，通过取其倒数计测输入信号的频率。然后，频率选择电路选择通过频率计测方式计算出的第1频率f₁或通过周期计测方式计算出的第2频率f₂作为输入信号的频率，由此，能够扩大频率的计测范围。此外，根据该频率计测装置，在基于频率计测方式的第1频率f₁的计算和基于周期计测方式的第2频率f₂的计算中共同使用基准时钟信号，因此，不需要多个时钟信号，能够实现低成本化。

所述频率计测装置的一个方式也可以具有计测误差计算电路，所述计测误差计算电路根据所述第2计数器电路的计数值计算计测误差，所述频率选择电路根据所述计测误差选择所述第1频率f₁或所述第2频率f₂作为所述输入信号的频率。

根据该频率计测装置，频率选择电路根据计测误差选择第1频率f₁或第2频率f₂，由此，能够高精度地计测输入信号的频率。

在所述频率计测装置的一个方式中，所述计测误差也可以是±1/n_IN。

在所述频率计测装置的一个方式中，也可以是，所述第1计数器电路具有基准计数值保持电路，所述基准计数值保持电路在所述计测期间中，利用所述基准时钟信号对所述输入信号进行采样，检测所述输入信号的上升沿或下降沿，保持从所述计测期间的开始时点到所述输入信号的所述上升沿或所述下降沿的检测时点为止的所述基准时钟信号的脉冲数。

所述频率计测装置的一个方式也可以具有基准时钟信号生成电路，所述基准时钟信号生成电路生成所述基准时钟信号。

在所述频率计测装置的一个方式中，所述第1频率计算电路、所述第2频率计算电路和所述频率选择电路的处理通过CPU以软件的方式进行。

根据该频率计测装置，能够容易地变更第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择的方式。

在所述频率计测装置的一个方式中，所述第1频率计算电路、所述第2频率计算电路和所述频率选择电路的处理通过逻辑电路进行。

根据该频率计测装置，能够高速地进行第1频率f₁的计算、第2频率f₂的计算以及第1频率f₁或第2频率f₂的选择。

微控制器的一个方式具有所述频率计测装置的一个方式。

电子设备的一个方式具有所述频率计测装置的一个方式或所述微控制器的一个方式。