一种利用冗余电容模拟域自校准逐次逼近模数转换器
阅读说明：本技术 一种利用冗余电容模拟域自校准逐次逼近模数转换器 (Self-calibration successive approximation analog-digital converter utilizing redundant capacitor analog domain ) 是由 庄志伟 张军 费俊驰 竺际隆 庄健 于 2021-09-14 设计创作，主要内容包括：本发明公开了一种利用冗余电容模拟域自校准逐次逼近模数转换器,涉及逐次逼近模数转换器领域,该逐次逼近模数转换器在低位电容阵列部分加入冗余电容,冗余电容的上极板均相连并连接桥接电容的下极板,每个冗余电容的下极板分别通过一个双态开关连接地或参考电压；该逐次逼近模数转换器在低位电容阵列部分加入冗余电容,利用冗余电容可以对其余电容尤其是高位电容进行模拟域自校准,改善模数转换器的线性度,提升性能,而且利用增加的冗余电容来做电容阵列的模拟域自校准,简化了电路的复杂度,降低了设计难度。(The invention discloses a self-calibration successive approximation analog-to-digital converter utilizing a redundant capacitor analog domain, which relates to the field of successive approximation analog-to-digital converters, wherein a redundant capacitor is added in a low-order capacitor array part of the successive approximation analog-to-digital converter, upper pole plates of the redundant capacitors are connected with lower pole plates of bridging capacitors, and the lower pole plates of each redundant capacitor are respectively connected with the ground or reference voltage through a two-state switch; according to the successive approximation analog-digital converter, the redundant capacitor is added to the low-order capacitor array part, analog domain self-calibration can be performed on the rest capacitors, particularly the high-order capacitor by using the redundant capacitor, the linearity of the analog-digital converter is improved, the performance is improved, the analog domain self-calibration of the capacitor array is performed by using the added redundant capacitor, the complexity of a circuit is simplified, and the design difficulty is reduced.)
技术领域
本发明涉及逐次逼近模数转换器领域，尤其是一种利用冗余电容模拟域自校准逐次逼近模数转换器。
背景技术
近年来，信号测量系统的发展越来越快，对测量的速度和精度都提出了极高的要求。模数转换器(analog-to-digital converter,ADC)作为测量系统的关键模块，其性能直接影响到测量结果。在常见的ADC结构中，逐次逼近模数转换器(SuccessiveApproximation Analog-to-Digital Converter,SAR ADC)因其在速度，精度以及功耗上的优势，正在成为测量系统的首选。
以单端逐次逼近模数转换器为例，现有常规的下极板采样的单端12位逐次逼近模数转换器的结构如图1所示，其主要包含电容阵列、比较器、逐次逼近逻辑单元和DAC控制逻辑单元，电容阵列包括低位电容阵列LSB和高位电容阵列MSB。低位电容阵列LSB包括一个终端电容C0以及6个低位电容C1～C6，低位电容阵列LSB中的电容C0～C6的上极板相连并连接到桥接电容CB的上极板，每个电容的下极板分别通过一个三态开关S0～S6连接到地gnd、参考电压Vref或者输入电压VIN上。高位电容阵列MSB中包括6个高位电容C7～C12，高位电容C7～C12的上极板相连并连接到桥接电容CB的下极板、比较器的反相输入端和采样开关Scm，采样开关Scm的另一端连接共模电平Vcm，高位电容C7～C12的下极板分别通过一个三态开关S7～S12连接到地gnd、参考电压Vref或者输入电压VIN上。比较器的同相输入端连接共模电平Vcm。比较器的输出端连接逐次逼近逻辑单元，逐次逼近逻辑单元产生数据输出，同时还通过DAC控制逻辑单元控制电容阵列中各个开关的状态。
MSB和LSB部分的电容阵列分别都是二进制加权电容阵列，即高位电容的大小是低位电容的两倍，MSB中C7＝Cu，C8＝2Cu，以此类推，C12＝32Cu；LSB中，C0＝C1＝Cu，C2＝2Cu，以此类推，C6＝32Cu，Cu为单位电容。桥接电容CB和LSB部分的等效电容为一个单位电容Cu，因此桥接电容CB＝(64/63)Cu。LSB和MSB电容阵列中电容所占的权重wi＝2i-1，i＝1～12，总电容权重wtotal＝212。
该逐次逼近模数转换器工作过程分为采样和转换两个阶段：在采样阶段，LSB和MSB中所有电容的下极板全部通过对应的三态开关选通连接VIN，MSB中所有电容的上极板通过采样开关Scm连接Vcm。转换时，采样开关Scm断开，C12的下极板接到Vref，其余所有电容的下极板接到gnd上，此时VDAC＝Vcm-VIN+2048LSB，1LSB＝Vref/wtotal＝Vref/4096。此时比较器比较VDAC和Vcm的值，若VDAC大于Vcm，那么下一次转换通过电容下极板的切换使得VDAC的值减去1024LSB；若VDAC小于Vcm，那么下一次转换通过电容下极板的切换使得VDAC的值加上1024LSB…之后经过常规的逐次逼近方法直到VDAC接近于Vcm，此时比较器累计输出的结果就是输入电压所对应的数字值。在实际电路制造时，由于工艺的偏差，会导致其中电容阵列的电容值并不如预期设计，那么这样会导致在转换过程中，每次量化的结果出现误差，从而导致ADC的线性度下降，严重影响ADC的信噪失真比，进而造成有效位的降低。
为了解决上述问题，电容阵列的自校准被引入到逐次逼近模数转换器中，用来校准电容的失配，常见的模拟域自校准逐次逼近模数转换器结构如图2所示，相比于图1，其额外增加了校准DAC以及MSB部分的校准电容CCAL，校准电容CCAL＝C7＝Cu，校准电容CCAL的电容权重wCAL＝26，同样的LSB和MSB电容阵列中电容所占的权重wi＝2i-1，i＝1～12，则在图2中，总电容权重wtotal＝212+26。校准电容CCAL的上极板连接所有高位电容的上极板，DAC控制逻辑单元连接校准DAC，校准DAC连接校准电容CCAL的下极板。
该逐次逼近模数转换器在正常工作之间需要进行自校准将电容上的失配进行量化，自校准过程分为采样和转换两个阶段。当对C12进行校准时，在采样阶段，将C12的下极板接到Vref，除CCAL之外的其余电容的下极板接到gnd上，CCAL的下极板电位为0.5Vref，MSB中所有电容的上极板通过采样开关Scm连接Vcm。在转换阶段，采样开关Scm断开，将C12的下极板接到gnd上，除CCAL之外的其余电容的下极板接到Vref上。理想情况下，当电容没有失配时，由于C12所占的权重与除CCAL之外的其余电容的权重总和是一样的，此时VDAC的值应该还是采样阶段时的Vcm，但由于失配，实际VDAC＝Vcm+Ve12，Ve12是C12的失配所造成的误差电压。比较器比较VDAC和Vcm，若VDAC大于Vcm，则校准DAC的输出由0.5Vref降低到0.25Vref，由于CCAL所占权重为26，所以VDAC会降低(wCAL/wtotal)×0.25Vref＝(26/(212+26))(2-2)Vref＝(24/(212+26))Vref＝16LSB，1LSB＝(Vref/wtotal)＝Vref/(212+26)，VDAC＝Vcm+Ve12-16LSB；若VDAC小于Vcm，VDAC＝Vcm+Ve12+16LSB。之后继续改变校准DAC的值，使得VDAC逐次逼近到与Vcm相等，此时校准DAC的数字输入就是C12失配所对应的数字值。其他电容的校准过程与以上类似，最终可以得到所有电容的失配所对应的数字值。校准的范围和精度由校准DAC的位数所决定，一般来讲，8位的校准DAC足够用来校准12位的ADC。自校准结束后，该逐次逼近模数转换器的正常工作过程与上述图1的工作过程类似，只是需要在转换阶段，当某一位的电容下极板的电压切换时，需要将其失配所对应的数字值回填到校准DAC中，抵消掉该电容切换时所造成的VDAC电压改变中的失配电压，使得ADC获得良好的线性度，从而提升性能。但这种做法需要添加一路校准DAC，这会增加电路的复杂度与面积。
发明内容
本发明人针对上述问题及技术需求，提出了一种利用冗余电容模拟域自校准逐次逼近模数转换器，本发明的技术方案如下：
一种利用冗余电容模拟域自校准逐次逼近模数转换器，该逐次逼近模数转换器包括连接在比较器输入端的电容阵列，以及连接在比较器输出端的逐次逼近逻辑单元，逐次逼近逻辑单元通过DAC控制逻辑单元控制电容阵列的工作状态；
电容阵列包括高位电容阵列、低位电容阵列和桥接电容，低位电容阵列包括一个具有单位电容的终端电容、若干个从单位电容开始形成二进制加权电容阵列的低位电容以及若干个从单位电容开始形成二进制加权电容阵列的冗余电容，低位电容阵列中所有电容的上极板均相连并连接桥接电容的上极板；
高位电容阵列包括若干个从单位电容开始形成二进制加权电容阵列的高位电容，所有高位电容的上极板均相连并连接桥接电容的下极板，高位电容的上极板还连接至比较器以及通过采样开关接到共模电平；
终端电容、所有低位电容以及所有高位电容分别通过一个三态开关连接地、参考电压或输入电压，所有冗余电容分别通过一个双态开关连接地或参考电压；
逐次逼近模数转换器在正常工作之前，利用冗余电容确定每个待校准电容对应的失配值，逐次逼近模数转换器在正常工作过程中，当待校准电容所连接的三态开关进行电压切换时，按照失配值控制相对的冗余电容连接的双态开关进行电压切换实现对待校准电容的自校准。
其进一步的技术方案为，低位电容阵列中包括T个冗余电容，T-1个冗余电容形成从单位电容Cu开始的二进制加权电容阵列且容值分别为20Cu～2T-2Cu，最后一个冗余电容的容值为(2T-1-1)Cu，所有冗余电容的等效电容CCAL＝(2T-2)Cu。
其进一步的技术方案为，桥接电容与低位电容阵列中的终端电容和低位电容的等效电容为一个单位电容Cu，则当终端电容和所有低位电容的等效电容为CA，所有冗余电容的等效电容为CCAL，桥接电容的容值为X倍的单位电容时，X为整数，满足关系为：
其进一步的技术方案为，在确定每个待校准电容对应的失配值时：
控制待校准电容所连接的三态开关连接至参考电压、其他所有三态开关连接至地，电容权重最高的冗余电容所连接的双态开关连接至参考电压、其余所有双态开关连接到地，并控制采样开关闭合；
控制采样开关断开，将待校准电容所连接的三态开关从参考电压切换至地、所连接的电容的电容权重低于待校准电容的三态开关从地gnd切换至参考电压Vref，所连接的电容的电容权重高于待校准电容的三态开关保持不变，所有双态开关的状态保持不变；
根据比较器的输出按照电容权重从大到小的顺序依次对冗余电容连接的双态开关进行电压切换，直至比较器的输入端电压值在一个量化误差范围，由比较器的累计输出得到待校准电容对应的失配值。
其进一步的技术方案为，根据比较器的输出按照电容权重从大到小的顺序依次对冗余电容连接的双态开关进行电压切换，包括：
将当前连接参考电压且对应的冗余电容的电容权重最低的双态开关从参考电压切换至地、并将下一级较低的电容权重的冗余电容的双态开关从地切换到参考电压，使电容阵列连接的比较器的一个输入端的电压降低；
或者，将当前连接地且对应的冗余电容的电容权重最高的双态开关从地切换到参考电压，使电容阵列连接的比较器的一个输入端的电压升高。
其进一步的技术方案为，逐次逼近模数转换器为单端逐次逼近模拟转换器，比较器的一端连接电容阵列，另一端连接共模电平。
其进一步的技术方案为，逐次逼近模数转换器为差分逐次逼近模拟转换器，比较器的两端分别连接电路结构相同的电容阵列。
本发明的有益技术效果是：
本申请公开了一种利用冗余电容模拟域自校准逐次逼近模数转换器，该逐次逼近模数转换器在低位电容阵列部分加入冗余电容，可以用于对电容阵列中其他电容尤其是高位电容的失配进行模拟域的自校准，从而提高电容阵列的匹配度，使得逐次逼近模数转换器获得良好的线性度，从而提升逐次逼近模数转换器的性能，而且利用增加的冗余电容来做电容阵列的模拟域自校准，简化了电路的复杂度，降低了设计难度。
另外，冗余电容可以使得桥接电容可以为整数个单位电容，从而降低了制作难度，也进一步提高了电容阵列的匹配度。
附图说明
图1是现有的12位逐次逼近模数转换器的结构示意图。
图2是现有常规的在图1所示的基础上加入了模拟域自校准的12位逐次逼近模数转换器的结构示意图。
图3基于本申请逻辑实现的12位逐次逼近模数转换器的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种利用冗余电容模拟域自校准逐次逼近模数转换器，该逐次逼近模数转换器包括连接在比较器CMP输入端的电容阵列，以及连接在比较器CMP输出端的逐次逼近逻辑单元，逐次逼近逻辑单元通过DAC控制逻辑单元控制电容阵列的工作状态。
该逐次逼近模数转换器为单端逐次逼近模拟转换器，则比较器CMP的一端连接电容阵列，另一端连接共模电平Vcm，可以是比较器CMP的同相输入端连接电容阵列、反相输入端连接共模电平Vcm，或者可以是比较器CMP的反相输入端连接电容阵列、同相输入端连接共模电平Vcm，如图3以这种情况为例。
或者，该逐次逼近模数转换器为差分逐次逼近模拟转换器，比较器CMP的两端分别连接电路结构相同的电容阵列。
每个电容阵列包括高位电容阵列MSB、低位电容阵列LSB和桥接电容CB，低位电容阵列LSB包括一个具有单位电容Cu的终端电容C0、若干个从单位电容Cu开始形成二进制加权电容阵列的低位电容以及若干个冗余电容，低位电容阵列中所有电容的上极板均相连并连接桥接电容CB的上极板。
高位电容阵列MSB包括若干个从单位电容Cu开始形成二进制加权电容阵列的高位电容，所有高位电容的上极板均相连并连接桥接电容CB的下极板，高位电容的上极板还连接至比较器CMP以及通过采样开关Scm接到共模电平Vcm。
终端电容、所有低位电容以及所有高位电容分别通过一个三态开关连接地gnd、参考电压Vref或输入电压VIN，所有冗余电容分别通过一个双态开关连接地gnd或参考电压Vref。
对于N位的逐次逼近模数转换器，低位电容阵列LSB中包括个低位电容分别记为C1～C(N/2)，对于任意的相应的低位电容的容值为Cj＝2j-1Cu。高位电容阵列MSB中包括个高位电容分别记为C(N/2)+1～CN，对于任意的相应的高位电容的容值为
进一步的，在另一个实施例中，低位电容阵列中的T个冗余电容并不形成完全的二进制加权电容阵列，而是T-1个冗余电容形成从单位电容开始的二进制加权电容阵列且容值分别为20Cu～2T-2Cu，最后一个冗余电容的容值为(2T-1-1)Cu，则所有冗余电容的等效电容CCAL＝(2T-2)Cu。
比如以N＝12为例，则低位电容阵列LSB中包括一个终端电容C0以及6个低位电容分别为C1～C6，且低位电容C1～C6的容值依次为Cu、2Cu、4Cu、8Cu、16Cu、32Cu，终端电容C0＝C1＝Cu。低位电容阵列LSB中还包括6个冗余电容分别为Cc1～Cc6，且冗余电容Cc1～Cc6的容值依次为Cu、2Cu、4Cu、8Cu、16Cu、31Cu。而高位电容阵列MSB中包括6个高位电容分别为C7～C12，且高位电容C7～C12的容值依次为Cu、2Cu、4Cu、8Cu、16Cu、32Cu。
桥接电容CB与低位电容阵列LSB中的终端电容和低位电容的等效电容为一个单位电容Cu。因此假设终端电容C0和所有低位电容的等效电容为CA，所有冗余电容的等效电容为CCAL，桥接电容CB的容值为X倍的单位电容时，X为整数，CA、CCAL和CB满足关系为：
由此，通过在低位电容阵列中加入冗余电容，可以使得桥接电容CB的容值为整数倍的单位电容Cu，降低制作难度，从而可以有效改善电容阵列的匹配度。
本申请增加的冗余电容从单位电容开始形成二进制加权电容阵列，本申请利用冗余电容用于对电容阵列中其他电容的失配进行模拟域的自校准以提升ADC的性能。则逐次逼近模数转换器在正常工作过程中利用冗余电容对电容阵列中的待校准电容进行失配校准，正常工作过程是指正常进行模拟转换的过程。待校准电容至少包括电容阵列中的高位电容，还可以包括低位电容，由于高位电容的电容权重较高，因此其失配对ADC性能影响较大，对高位电容的失配进行校准就可以大幅改善ADC性能，因此可以只对高位电容进行失配校准，简化操作。
则逐次逼近模数转换器在正常工作过程之前，首先利用冗余电容确定每个待校准电容对应的失配值。具体的，在确定每个待校准电容对应的失配值时：
1、在采样阶段，控制待校准电容所连接的三态开关连接至参考电压Vref、其他所有三态开关连接至地gnd，电容权重最高的冗余电容所连接的双态开关连接至参考电压Vref、其余所有冗余电容的双态开关连接到地gnd，并控制采样开关Scm闭合，使得高位电容的上极板都连接共模电平Vcm。
2、在转换阶段，控制采样开关Scm断开，将待校准电容所连接的三态开关从参考电压Vref切换至地gnd、所连接的电容的电容权重低于待校准电容的三态开关从地gnd切换至参考电压Vref，所连接的电容的电容权重高于待校准电容的三态开关保持不变，所有冗余电容的双态开关的状态均保持不变。若这时候待校准电容不存在失配，则由于待校准电容所占的电容权重与电容权重低于该待校准电容的除冗余电容之外的其余电容的所占的电容权重总和是一样的，则理想情况下，不存在失配时，电容阵列提供给比较器的VDAC的值应该还是采样阶段时的Vcm。比如在图3中，C12所占的电容权重与C0～C11所占的电容权重总和是一样的，而C11所占的电容权重与C0～C10所占的电容权重总和是一样的。
但实际由于存在电容失配的问题，会导致电容阵列提供给比较器的VDAC的值与采样阶段时的Vcm不同，则根据比较器的输出按照电容权重从大到小的顺序依次对冗余电容连接的双态开关进行电压切换，直至比较器的输入端电压值在一个量化误差范围，由比较器的累计输出得到待校准电容对应的失配值。具体的，若比较器的同相输入端连接电容阵列且比较器输出为1，表示同相输入端的电容阵列的电压较高，此时调整电容阵列使得电容阵列连接的比较器的同相输入端的电压降低；若比较器输出为0，则表示同相输入端的电容阵列的电压较低，此时调整电容阵列使得电容阵列连接的比较器的同相输入端的电压升高。和/或，若比较器的反相输入端连接电容阵列且比较器输出为1，表示反相输入端的电容阵列的电压较低，此时调整电容阵列使得电容阵列连接的比较器的反相输入端的电压升高；若比较器输出为0，则表示反相输入端的电容阵列的电压较高，此时调整电容阵列使得电容阵列连接的比较器的反相输入端的电压降低。则具体的：
将当前连接参考电压Vref且对应的冗余电容的电容权重最低的双态开关从参考电压Vref切换至地gnd、并将下一级较低的电容权重的冗余电容的双态开关从地gnd切换到参考电压Vref，使电容阵列连接的比较器的一个输入端的电压降低。或者，将当前连接地gnd且对应的冗余电容的电容权重最高的双态开关从地gnd切换到参考电压Vref，使电容阵列连接的比较器的一个输入端的电压升高。
比如，假设待校准电容是图3中的C12，则在采样阶段，控制S12连接Vref，S0～S11均连接gnd，冗余电容Cc6对应的双态开关Sc6连接Vref，其余Sc1～Sc5均连接gnd，并且闭合Scm。在转换阶段，将Scm断开，S12切换至连接gnd，S0～S11切换至连接Vref，理想情况下，若不存在电容失配，则由于C12所占的电容权重与C0～C11所占的电容权重总和是一样的，此时VDAC的值应该还是采样阶段时的Vcm，但由于失配，实际VDAC＝Vcm+Ve12，Ve12是C12的失配所造成的误差电压。比较器比较VDAC和Vcm的值：
若比较器输出0，则表示VDAC大于Vcm，此时将Cc6对应的Sc6切换至连接gnd，将下一级电容权重的冗余电容Cc5对应的Sc5切换至Vref，使得VDAC降低。由于Cc6的电容权重为31，而Cc5的电容权重为16，因此此时VDAC＝Vcm+Ve12-15LSB，也即降低了15LSB。其中，1LSB＝(1/wtotal)Vref＝(1/(212+62))Vref。
若比较器输出1，则表示VDAC小于Vcm，此时将Cc5对应的Sc5切换至Vref，使得VDAC升高。由于Cc5的电容权重为16，因此此时VDAC＝Vcm+Ve12+16LSB，也即升高了16LSB。
之后继续按照如上逻辑切换双态开关，使得VDAC逐步逼近到与Vcm相等，直至比较器的输入端电压值在一个量化误差范围内，也即1LSB以内，此时比较器累计输出的值就是C12对应的失配值。其他待校准电容按照上述方法确定各自对应的失配值。基于图3所示的电路，校准范围为±31LSB，精度为1LSB。
在预先得到各个待校准电容对应的失配值后，当逐次逼近模数转换器在正常工作过程中，当待校准电容所连接的三态开关进行电压切换时，控制相对的冗余电容连接的双态开关进行电压切换实现对该待校准电容的自校准。对于差分逐次逼近模数转换器，两端的操作相反且类似，同样可以实现上述功能。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种新型数字域自校准逐次逼近模数转换器