一种用于提高抗单粒子烧毁效应的ldmos器件
阅读说明：本技术 一种用于提高抗单粒子烧毁效应的ldmos器件 (LDMOS device for improving single-particle burnout resistance effect ) 是由 王颖 杨洋 李兴冀 杨剑群 曹菲 包梦恬 于 2021-09-29 设计创作，主要内容包括：本发明公开了一种用于提高抗单粒子烧毁效应的LDMOS器件,属于功率半导体器件领域,包括,衬底,衬底上形成有第一碳化硅埋层,其中,第一碳化硅埋层为N型碳化硅埋层；有缘顶层,有缘顶层形成在第一碳化硅埋层上,其中,有缘顶层包括源区、阱区、漏极缓冲区、漏区以及漂移区；器件顶层,器件顶层形成在有缘顶层表面,其中,器件顶层包括源极、漏极、栅氧化层、栅极、场氧化层、场板；本发明有效的减少漏极电子的收集,降低漏极缓冲电流,防止器件发生单粒子烧毁效应；同时P型碳化硅埋层的加入会调节顶层硅的表面电场,降低漂移区的电场峰值,使漂移区产生的电子空穴对相对减少,漏极和源极的收集量减少,降低了器件发生单粒子烧毁的几率。(The invention discloses an LDMOS device for improving single event burnout resistance effect, belonging to the field of power semiconductor devices and comprising a substrate, wherein a first silicon carbide buried layer is formed on the substrate, and the first silicon carbide buried layer is an N-type silicon carbide buried layer; the active top layer is formed on the first silicon carbide buried layer and comprises a source region, a well region, a drain buffer region, a drain region and a drift region; the device top layer is formed on the surface of the active top layer and comprises a source electrode, a drain electrode, a gate oxide layer, a grid electrode, a field oxide layer and a field plate; the invention effectively reduces the collection of drain electrode electrons, reduces the drain electrode buffer current and prevents the device from generating single-particle burning effect; meanwhile, the surface electric field of the top silicon can be adjusted by adding the P-type silicon carbide buried layer, the electric field peak value of the drift region is reduced, the number of electron hole pairs generated in the drift region is relatively reduced, the collection amount of the drain electrode and the source electrode is reduced, and the probability of single-particle burning of the device is reduced.)
技术领域
本申请涉及功率半导体器件领域，具体而言，涉及一种用于提高抗单粒子烧毁效应的LDMOS器件。
背景技术
LDMOS器件是一种双扩散结构的功率器件。这项技术是在相同的源/漏区域注入两次，一次注入浓度较大(典型注入剂量1015cm-2)的砷(As)，另一次注入浓度较小(典型剂量1013cm-2)的硼(B)。注入之后再进行一个高温推进过程，由于硼扩散比砷快，所以在栅极边界下会沿着横向扩散更远，形成一个有浓度梯度的沟道，它的沟道长度由这两次横向扩散的距离之差决定。为了增加击穿电压，在有源区和漏区之间有一个漂移区。LDMOS中的漂移区是该类器件设计的关键，漂移区的杂质浓度比较低，因此，当LDMOS接高压时，漂移区由于是高阻，能够承受更高的电压。LDMOS的多晶扩展到漂移区的场氧上面，充当场极板，会弱化漂移区的表面电场，有利于提高击穿电压。场极板的作用大小与场极板的长度密切相关。要使场极板能充分发挥作用，一要设计好SiO2层的厚度，二要设计好场极板的长度。
LDMOS制造工艺结合了BPT和砷化镓工艺。与标准MOS工艺不同的是，在器件封装上，LDMOS没有采用BeO氧化铍隔离层，而是直接硬接在衬底上，导热性能得到改善，提高了器件的耐高温性，大大延长了器件寿命。由于LDMOS管的负温效应，其漏电流在受热时自动均流，而不会象双极型管的正温度效应在收集极电流局部形成热点，从而管子不易损坏。所以LDMOS管大大加强了负载失配和过激励的承受能力。同样由于LDMOS管的自动均流作用，其输入－输出特性曲线在1dB压缩点(大信号运用的饱和区段)下弯较缓，所以动态范围变宽，有利于模拟和数字电视射频信号放大。LDMOS在小信号放大时近似线性，几乎没有交调失真，很大程度简化了校正电路。MOS器件的直流栅极电流几乎为零，偏置电路简单，无需复杂的带正温度补偿的有源低阻抗偏置电路。
对LDMOS而言，外延层的厚度、掺杂浓度、漂移区的长度是其最重要的特性参数。可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。高压DMOS器件耐压和导通电阻取决于外延层的浓度、厚度及漂移区长度的折中选择。因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。
但当LDMOS器件处于辐照环境中时，衬底中产生的电子空穴对会被漏极和源极收集，增加器件的漏极缓冲电流，使得器件更容易发生单粒子烧毁效应，所以改善传统LDMOS器件的单粒子烧毁效应成为本研究领域的热点问题。因此有必要对传统LDMOS进一步研究，改进结构，以提高器件的抗单粒子烧毁性能。
发明内容
本发明的目的在于提出一种可以有效提高抗单粒子烧毁性效应的LDMOS器件，为了改善器件的抗单粒子烧毁效应，优化器件的整体性能。
为了实现上述技术目的，本申请提供了一种用于提高抗单粒子烧毁效应的LDMOS器件，包括：
衬底，衬底上形成有第一碳化硅埋层，其中，第一碳化硅埋层为N型碳化硅埋层；
有缘顶层，有缘顶层形成在第一碳化硅埋层上，其中，有缘顶层包括源区、阱区、漏极缓冲区、漏区以及漂移区；
器件顶层，器件顶层形成在有缘顶层表面，其中，器件顶层包括源极、漏极、栅氧化层、栅极、场氧化层、场板。
优选地，第一碳化硅埋层还包括至少三个设置在N型碳化硅埋层中的第二碳化硅埋层，其中，第二碳化硅埋层设置在同一水平面上。
优选地，第二碳化硅埋层设置在N型碳化硅埋层的中间；
第二碳化硅埋层包括P1碳化硅埋层、P2碳化硅埋层、P3碳化硅埋层。
优选地，源区包括P+源区、N+源区；
阱区包括P-阱区、P+阱区；
漏极缓冲区为N-漏极缓冲区；
漏区为N+漏区；
漂移区为N型漂移区。
优选地，P+阱区形成在第一碳化硅埋层上；
P+源区、N+源区、P-阱区依次形成在P+阱区上表面。
优选地，漂移区形成在P-阱区、P+阱区的一侧；
漂移区远离P-阱区、P+阱区、第一碳化硅埋层的一端设置有N-漏极缓冲区、N+漏区，其中，N+漏区通过N-漏极缓冲区与漂移区连接。
优选地，N+漏区的上表面设置有漏极；
P+源区和N+源区的上表面设置有源极；
漂移区和N-漏极缓冲区的上表面设置有场氧化层；
场氧化层的一端设置有栅极、栅氧化层，其中栅极设置在栅氧化层的上表面。
优选地，栅氧化层的下表面分别与P-阱区、漂移区连接。
优选地，栅极和场氧化层的上表面在同一水平面上；
栅极和场氧化层的上表面还设置有场板。
优选地，源极与栅极、栅氧化层之间具有开口以及开口的第一宽度；
源极与N+源区之间包括不重合区域以及不重合区域的第二宽度，其中，不重合区域的上表面还设置有金属材料，金属材料与源极的材料相同；
第一宽度与第二宽度相同。
本发明的结构具有以下有益效果：
本发明的有效提高抗单粒子烧毁效应的LDMOS器件，在衬底和有缘顶层硅中间添加碳化硅埋层，利用碳化硅材料的宽禁带特点，在单粒子撞击过程中，P型碳化硅会耗尽N型碳化硅，衬底中产生的电子需要穿过碳化硅埋层到达漏极需要更高的能量，碳化硅埋层的加入可以有效的减少漏极电子的收集，降低漏极缓冲电流，防止器件发生单粒子烧毁效应；同时P型碳化硅埋层的加入会调节顶层硅的表面电场，降低漂移区的电场峰值，使漂移区产生的电子空穴对相对减少，漏极和源极的收集量减少，进一步降低器件发生单粒子烧毁的几率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是基于本发明设计的有效提高抗单粒子烧毁效应的LDMOS器件结构示意图；
图2是传统LDMOS器件结构示意图；
图3是两器件漏极瞬态电流随时间变化关系图；
其中，1为衬底、2为N型碳化硅层、3为P1碳化硅埋层、4为P2碳化硅埋层、5为P3碳化硅埋层、6为P+源区、7为N+源区、8为P-阱区、9为P+阱区、10为N型漂移区、11为N-漏极缓冲区、12为N+漏区、13为源极、14为栅极、15为栅氧化层、16为场板、17为场氧化层、18为漏极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1-3所示，本发明提供了一种用于提高抗单粒子烧毁效应的LDMOS器件，包括：
衬底1，衬底1上形成有第一碳化硅埋层，其中，第一碳化硅埋层为N型碳化硅埋层2；
有缘顶层，有缘顶层形成在第一碳化硅埋层上，其中，有缘顶层包括源区、阱区、漏极缓冲区、漏区以及漂移区；
器件顶层，器件顶层形成在有缘顶层表面，其中，器件顶层包括源极13、漏极18、栅氧化层15、栅极14、场氧化层17、场板16。
进一步地，第一碳化硅埋层还包括至少三个设置在N型碳化硅埋层2中的第二碳化硅埋层，其中，第二碳化硅埋层设置在同一水平面上。
进一步地，第二碳化硅埋层设置在N型碳化硅埋层2的中间；
第二碳化硅埋层包括P1碳化硅埋层3、P2碳化硅埋层4、P3碳化硅埋层5。
进一步地，源区包括P+源区6、N+源区7；
阱区包括P-阱区8、P+阱区9；
漏极缓冲区为N-漏极缓冲区11；
漏区为N+漏区12；
漂移区为N型漂移区10。
进一步地，P+阱区9形成在第一碳化硅埋层上；
P+源区6、N+源区7、P-阱区8依次形成在P+阱区9上表面。
进一步地，N型漂移区10形成在P-阱区8、P+阱区9的一侧；
漂移区远离P-阱区8、P+阱区9、第一碳化硅埋层的一端设置有N-漏极缓冲区11、N+漏区12，其中，N+漏区12通过N-漏极缓冲区11与N型漂移区10连接。
进一步地，N+漏区12的上表面设置有漏极18；
P+源区6和N+源区7的上表面设置有源极13；
N型漂移区10和N-漏极缓冲区11的上表面设置有场氧化层17；
场氧化层17的一端设置有栅极14、栅氧化层15，其中栅极14设置在栅氧化层15的上表面。
进一步地，栅氧化层15的下表面分别与P-阱区8、N型漂移区10连接。
进一步地，栅极14和场氧化层15的上表面处在同一水平面上；
栅极14和场氧化层15的上表面还设置有场板16。
进一步地，源极13与栅极14、栅氧化层15之间具有开口以及开口的第一宽度；
源极13与N+源区7之间包括不重合区域以及不重合区域的第二宽度，其中，不重合区域的上表面还设置有金属材料，金属材料与源极13的材料相同；
第一宽度与第二宽度相同。
实施例1：如图1所示，本发明的有效提高抗单粒子烧毁效应的LDMOS器件包括：衬底1、N型碳化硅层2、P1碳化硅埋层3、P2碳化硅埋层4、P3碳化硅埋层5、P+源区6、N+源区7、P-阱区8、P+阱区9、N型漂移区10、N-漏极缓冲区11、N+漏区12、源极13、栅极14、栅氧化层15、场板16、场氧化层17、漏极18。所述P型碳化硅埋层位于N型碳化硅埋层2中间。
如图2所示，传统LDMOS器件包括：衬底1、P+源区2、N+源区3、P-阱区4、P+阱区5、N型漂移区6、N-漏极缓冲区7、N+漏区8、源极9、栅极10、栅氧化层11、场板12、场氧化层13、漏极14。
根据图3所示仿真结果可以得出，在LET＝5pC/μm，Vd＝15V条件下，对本发明所提出结构和传统LDMOS器件进行单粒子烧毁效应进行对比，由于在本发明所提出的结构中加入宽禁带半导体材料碳化硅，使得衬底中的电子空穴对不能被漏极和源极收集，漏极缓冲电流随着单粒子入射时间的推移，逐渐增大最终恢复到零，没有发生单粒子烧毁效应。而对于传统的LDMOS器件，在衬底中产生的电子会被漏极收集，漏极缓冲电流逐渐增大，使得寄生晶体管导通，器件发生烧毁。证明本发明所提出的结构具有良好的抗单粒子烧毁性能。
本发明提供的器件结构自下而上包括：衬底硅层，碳化硅埋层，有缘顶层硅以及器件顶层。所述的碳化硅埋层包括N型埋层，在N型碳化硅埋层中通过离子注入形成P1碳化硅埋层、P2碳化硅埋层以及P3碳化硅埋层。利用P型碳化硅实现对N型碳化硅的耗尽，在单粒子烧毁效应中，单粒子撞击会在器件中产生电子空穴对，利用碳化硅材料的宽禁带特点，衬底中产生的电子空穴对要越过碳化硅层，需要更高的能量，可以有效的减少漏端电子的收集量；同时由于P型碳化硅埋层的加入可以有效地调节漂移区的电场，降低漂移区的电场峰值，在漂移区中产生的电子空穴对相对减少，漏极和源极的收集量减少。综上，本发明提出的结构可以有效的提高器件的抗单粒子烧毁能力。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：薄膜晶体管、显示基板及显示装置