具体实施方式

如上所述，现有的复位电路无法覆盖实际应用中的多种上电和掉电应用场景，无法快速有效地实现复位。

在本发明实施例中，通过电压检测单元检测电源电压发生变化，对电压生成单元的第一输出端的输出电压进行调整。由于电压生成单元的两个输出端分别与比较单元的两个输入端相连，因此，比较单元实质上是对电压生成单元的两个输出端的输出电压进行比较。当电压生成单元的第一输出端的输出电压发生变化时，比较单元输出的比较结果相应变化，从而相应地根据电源电压的变化产生复位信号。上述复位电路能够迅速地响应电源电压的变化，无论是针对快速上电复位，还是针对慢速上电复位、快速掉电复位、慢速掉电复位，均能够实现快速有效复位。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供了一种复位电路，参照图1，以下对本发明实施例提供的复位电路进行详细说明。

在具体实施中，复位电路可以包括：偏置电流产生单元11、电压检测单元12、电压生成单元13、比较单元14以及输出单元15。

在本发明实施例中，偏置电流产生单元11的输出端与电压生成单元13、电压检测单元12以及比较单元14耦接，可以根据电源电压VCC的变化生成相应的偏置电流，从而为电压检测单元12、比较单元14等提供偏置电流。偏置电流的大小与电源电压VCC相关。当电源电压VCC发生变化时，偏置电流会发生相应的变化。

电压检测单元12的输出端可以与电压生成单元13耦接。当电压检测单元12检测到电源电压VCC发生变化时，可以控制电压生成单元13的第一输出端的输出电压发生相应的变化。

电压生成单元13的第一输出端与比较单元14的第一输入端耦接，电压生成单元13的第二输出端与比较单元14的第二输入端耦接；电压生成单元13的第二输出端可以输出一固定值的参考电压。

比较单元14的第一输入端与电压生成单元13的第一输出端耦接，比较单元14的第二输入端与电压生成单元13的第二输出端耦接，比较单元14的输出端与输出单元15的输入端耦接；比较单元14可以对电压生成单元13的第一输出端的输出电压与电压生成单元13的第二输出端的输出电压进行比较，得到比较结果。

输出单元15对接收到比较单元14输出的比较结果进行反相处理，输出单元15的输出端输出最终得到的复位信号。

通过电压检测单元12检测电源电压VCC发生变化，对电压生成单元13的第一输出端的输出电压进行调整。由于电压生成单元13的两个输出端分别与比较单元14的两个输入端相连，因此，比较单元14实质上是对电压生成单元13的两个输出端的输出电压进行比较。当电压生成单元13的第一输出端的输出电压发生变化时，比较单元14输出的比较结果相应变化，从而相应地根据电源电压VCC的变化产生复位信号。上述复位电路能够迅速地响应电源电压VCC的变化，实现有效复位。

下面对本发明上述实施例中提供的复位电路的具体结构进行详细说明。

在本发明实施例中，偏置电流产生单元11可以包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1以及第二NMOS管MN2，其中：

第一PMOS管MP1的栅极可以接地GND，第一PMOS管MP1的漏极可以与第一NMOS管MN1的漏极耦接，第一PMOS管MP1的源极可以接电源电压VCC；

第二PMOS管MP2的栅极可以与偏置电流产生单元11的第一输出端耦接，第二PMOS管MP2的漏极可以与第二PMOS管MP2的栅极、偏置电流产生单元11的第一输出端以及第二NMOS管MN2的漏极耦接；第二PMOS管MP2的漏极电压为VB2；

第一NMOS管MN1的栅极可以与偏置电流产生单元11的第二输出端耦接，且第一NMOS管MN1的栅极与第一NMOS管MN1的漏极耦接；第一NMOS管MN1的源极可以接地GND；第一NMOS管的漏极电压为VB1；

第二NMOS管MN2的栅极可以与第一NMOS管MN1的栅极以及偏置电流产生单元11的第二输出端耦接，第二NMOS管MN2的源极可以接地GND。

第一PMOS管MP1可以为大长宽比的PMOS管。例如，第一PMOS管MP1的长宽比为1：1000。第一PMOS管MP1可以等效为一个大电阻。

需要说明的是，图1中仅示例性地画出一个第一PMOS管MP1。在具体应用中，第一PMOS管MP1也可以由多个PMOS管串联组成。第一PMOS管MP1的长宽比也可以为其他值，并不仅限于上述示例。

第一NMOS管MN1的栅极连接到第一NMOS管MN1的漏极，构成二极管连接。通过第一PMOS管MP1的等效大电阻与第一NMOS管MN1构成NMOS超低电流的电流源，经由偏置电流产生单元11的第二输出端输出第二偏置电流。

第二PMOS管MP2的栅极与第二PMOS管MP2的漏极耦接，构成二极管连接。第二NMOS管MN2的漏极与第二PMOS管MP2的漏极以及第二PMOS管MP2的栅极连接，通过第二NMOS管MN2与第二PMOS管MP2实现折叠，构成PMOS超低电流的电流源，经由偏置电流产生单元11的第一输出端输出第一偏置电流。

在本发明实施例中，第一偏置电流与第二偏置电流并无实质不同。第二PMOS管MP2在与电压生成单元13中相应的PMOS管建立电流镜之后，产生的第一偏置电流为相应的PMOS管供电；第二NMOS管MN2在与电压检测单元12中相应的NMOS管、比较单元14中相应的NMOS管建立电流镜之后，产生的第二偏置电流为相应的NMOS管供电。

在本发明实施例中，为实现低功耗的要求，偏置电流产生电路输出的偏置电流可以低至纳安(nA)级别。

在具体实施中，掉电检测电路可以检测电源电压VCC是否快速掉电，也即检测电源电压VCC是否快速下降。

在本发明实施例中，掉电检测电路可以包括：第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第三PMOS管MP3以及第一电容C1，其中：

第三NMOS管MN3的栅极接电源电压VCC，第三NMOS管MN3的漏极接电源电压VCC，第三NMOS管MN3的源极接第一电容C1的上极板；

第一电容C1的下极板接地GND；

第四NMOS管MN4的栅极与电压检测单元12的输入端耦接，第四NMOS管MN4的漏极与第三PMOS管MP3的漏极以及第五NMOS管MN5的漏极耦接，第四NMOS管MN4的源极接地GND；第四NMOS管MN4与偏置电流产生单元11的第二输出端构成，也即第二NMOS管MN2与第四NMOS管MN4构成电流镜，即由第二偏置电流为第四NMOS管MN4供电；

第五NMOS管MN5的漏极与电压检测单元12的输出端耦接，第五NMOS管MN5的源极接地GND；

第三PMOS管MP3的栅极接电源电压VCC，第三PMOS管MP3的漏极与第四NMOS管MN4的漏极、第五NMOS管MN5的栅极耦接，第三PMOS管MP3的源极与第三NMOS管MN3的源极耦接。

在本发明实施例中，标记第三NMOS管MN3的源极输入的电压为VX1。由于第四NMOS管MN4的栅极与电压检测单元12的输入端耦接，也即第四NMOS管MN4的栅极与偏置电流产生单元11的第二输出端耦接，则第四NMOS管MN4为第三PMOS管MP3提供第二偏置电流，标记第三PMOS管MP3的漏极电压为VX2。

第五NMOS管MN5的栅极电压为VX2，第五NMOS管MN5的源极接地GND，第五NMOS管MN5的漏极输出的电压标记为VX3。当电源电压VCC快速掉电时，因第一电容C1电压不会突变，使得第三NMOS管MN3的源极电压VX1保持不变；而第三PMOS管MP3栅极电压下降，使得第三PMOS管MP3导通，第三PMOS管MP3的漏极电压从0V上升，当上升到第五NMOS管MN5开启阈值电压时，第五NMOS管MN5导通。

在具体实施中，电压生成单元13可以包括复位信号触发模块以及参考电压生成模块，其中：

复位信号触发模块的第一输入端与电压生成单元13的第一输入端耦接，也即复位信号触发模块的第一输入端与偏置电流产生单元11的第一输出端耦接；复位信号触发模块的第二输入端与电压生成单元13的第二输入端耦接，也即复位信号触发模块的第二输入端与电压检测单元12的输出端耦接；复位信号触发模块的输出端与电压生成单元13的第一输出端耦接，也即复位信号触发模块的输出端与比较单元14的第一输入端耦接；

参考电压生成模块的输入端与电压生成单元13的第一输入端耦接，也即参考电压生成模块的输入端与偏置电流产生单元11的第一输出端耦接；参考电压生成模块的输出端与电压生成单元13的第二输出端耦接，也即参考电压生成模块的输出端与比较单元14的第二输入端耦接。参考电压生成模块可以生成一固定值的参考电压。

在本发明实施例中，复位信号触发模块可以包括：第四PMOS管MP4、第五PMOS管MP5以及第二电容C2，其中：

第四PMOS管MP4的源极接电源电压VCC，第四PMOS管MP4的栅极与电压生成单元13的第一输入端耦接，第四PMOS管MP4的漏极与第五PMOS管MP5的源极耦接；

第五PMOS管MP5的栅极与第五PMOS管MP5的漏极耦接，且第五PMOS管MP5的漏极与电压生成单元13的第一输出端、电压生成单元13的第二输入端以及第二电容C2的上极板耦接；

第二电容C2的下极板接地GND；第二电容C2的上极板电压标识为VX3。

第五PMOS管MP5的栅极与第五PMOS管MP5的漏极耦接，构成二极管结构并连接至第二电容C2的上极板。第四PMOS管MP4与偏置电流产生单元11的第一输出端构成电流镜，第一偏置电流流经第五PMOS管MP5至第二电容C2的上极板。第二电容C2的上极板的电压标记为VX3。当第五NMOS管MN5导通时，第二电容C2存储的电荷被释放，第二电容C2的上极板的电压VX3迅速减小至0V。

在具体实施中，通过设置第二电容C2，可以实现延时复位。通过第二偏置电流为第二电容C2充电，第二电容C2的上极板电压从0V达到电压生成单元13的第二输出端输出电压的时间，可以视为延时复位时间。通过控制第二偏置电流的大小和第二电容C2的大小，可以对延时复位时间进行相应的调整。

在本发明实施例中，参考电压生成模块可以包括：第六PMOS管MP6、第六NMOS管MN6以及第七NMOS管MN7，其中：

第六PMOS管MP6的栅极与参考电压生成模块的输入端耦接，第六PMOS管MP6的漏极与电压生成单元13的第二输出端、第六NMOS管MN6的漏极耦接，第六PMOS管MP6的源极接电源电压VCC；第六PMOS管MP6与偏置电流产生单元11的第一输出端构成，也即第二PMOS管MP2与第六PMOS管MP6构成电流镜，即由第一偏置电流为第六PMOS管MP6供电；

第六NMOS管MN6的栅极与第六NMOS管MN6的漏极耦接，第六NMOS管MN6的源极与第七NMOS管MN7的漏极耦接；

第七NMOS管MN7的栅极与第七NMOS管MN7的漏极耦接，第七NMOS管MN7的源极接地GND。

在本发明实施例中，第六NMOS管MN6的栅极与第六NMOS管MN6的漏极耦接，形成二极管结构。第七NMOS管MN7的栅极与第七NMOS管MN7的漏极耦接，形成二极管结构。因此，第六NMOS管MN6与第七NMOS管MN7可以等效为串联的两个二极管。标记第六PMOS管MP6的漏极电压为VX4，也即参考电压生成模块生成的参考电压为VX4。

在具体实施中，比较器可以包括比较模块以及放大模块，其中：

比较模块的第一输入端与比较单元14的第一输入端耦接，可以将比较模块的第一输入端视为比较单元14的第一输入端；比较模块的第二输入端与比较模块的第二输入端耦接，可以将比较模块的第二输入端视为比较单元14的第二输入端；比较模块的输出端与放大模块的输入端耦接，比较模块的控制端与比较单元14的控制端耦接，比较单元14的控制端与电流偏置电源的第二输出端耦接；

放大模块的输出端可以与比较单元14的输出端耦接，也即将放大模块的输出端视为比较单元14的输出端。

在本发明实施例中，比较模块可以包括：第七PMOS管MP7、第八PMOS管MP8、第八NMOS管MN8、第九NMOS管MN9以及第十NMOS管MN10，其中：

第七PMOS管MP7的源极接电源电压VCC，第七PMOS管MP7的栅极与第八PMOS管MP8的栅极、第七PMOS管MP7的漏极耦接，第七PMOS管MP7的漏极与第八NMOS管MN8的漏极耦接；

第八PMOS管MP8的源极接电源电压VCC，第八PMOS管MP8的栅极与第七PMOS管MP7的栅极耦接，第八PMOS管MP8的漏极与比较器的输出端、第九NMOS管MN9的漏极耦接；第八PMOS管MP8的漏极电压标识为VX5；

第八NMOS管MN8的栅极与比较器的第一输入端耦接，第八NMOS管MN8的源极与第十NMOS管MN10的漏极耦接；

第九NMOS管MN9的栅极与比较器的第二输入端耦接，第九NMOS管MN9的源极与第十NMOS管MN10的漏极耦接；

第十NMOS管MN10的源极接地GND；第十NMOS管MN10与偏置电流产生单元11的第二输出端构成，也即第二NMOS管MN2与第十NMOS管MN10构成电流镜，即由第二偏置电流为第十NMOS管MN10供电。

在本发明实施例中，第八NMOS管MN8与第九NMOS管MN9构成差分对，第七PMOS管MP7与第八PMOS管MP8构成有源电流镜。

在本发明实施例中，放大模块可以包括第九PMOS管MP9。第九PMOS管MP9的栅极可以与放大模块的输入端耦接，也即将第九PMOS管MP9的栅极视为放大模块的输入端；第九PMOS管MP9的漏极与放大模块的输出端耦接，可以将第九PMOS管MP9的漏极视为放大模块的输出端，第九PMOS管MP9的源极接电源电压VCC。

第九PMOS管MP9的漏极电压标识为VX6。

在本发明实施例中，比较单元14还可以包括第十一NMOS管MN11。第十一NMOS管MN11的栅极与比较模块的控制端耦接，第十一NMOS管MN11的漏极与第九PMOS管MP9的漏极耦接，第十一NMOS管MN11的源极接地GND。第十一NMOS管MN11与偏置电流产生单元11的第二输出端构成，也即第二NMOS管MN2与第十一NMOS管MN11构成电流镜，即由第一偏置电流为第十一NMOS管MN11供电。

在具体实施中，输出单元15可以包括反相器，反相器的输入端为输出单元15的输入端，反相器的输出端为输出单元15的输出端。通过反相器，将比较单元14的输出进行反相。

由于数字电路通常采用低电平复位，前级模块(即比较单元14)的输出表现为高电平复位，通过加入反相器，使得最终的输出表现为低电平复位，从而保证整个复位电路的一致性。

在本发明实施例中，反相器可以包括第十PMOS管MP10以及第十二NMOS管MN12，其中：

第十PMOS管MP10的栅极与反相器的输入端耦接，第十PMOS管MP10的漏极与反相器的输出端耦接，第十PMOS管MP10的源极接电源电压VCC；

第十二NMOS管MN12的栅极与第十PMOS管MP10的栅极耦接，第十二NMOS管MN12的漏极与第十PMOS管MP10的漏极耦接，第十二NMOS管MN12的源极接地GND。

也就是说，第十PMOS管MP10的栅极与第十二NMOS管MN12的栅极均与反相器的输入端耦接，第十PMOS管MP10的漏极与第十二NMOS管MN12的漏极均与反相器的输出端耦接。

在本发明实施例中，除了第三PMOS管MP3的衬底与第三NMOS管MN3的源极耦接之外，其余PMOS管(第一PMOS管MP1～第二PMOS管MP2和第四PMOS管MP4～第十PMOS管MP10)的衬底均接电源，其余NMOS管(第一NMOS管MN1～第二NMOS管MN2和第四NMOS管MN4～第十二NMOS管MN12)的衬底均接地。

下面对本发明上述实施例中提供的复位电路的具体工作原理进行说明。

通过比较单元14对VX3与VX4进行比较，当VX3＞VX4时，VX5为高电平、VX6为低电平，输出的复位信号RESET为高电平。当VX3＜VX4时，VX5为低电平、VX6为高电平，输出的复位信号RESET为低电平。当复位信号RESET为低电平时，表征处于复位状态；当复位信号RESET为高电平时，表征完成复位。

针对电源电压VCC的快速上电场景：

电源电压VCC完成上电的时间为微秒(μs)级。随着电源电压VCC的上电，偏置电流产生电路同步开始工作，输出第一偏置电流与第二偏置电流。电压生成单元13中的参考电压生成模块生成稳定的参考电压VX4，同时，第二偏置电流为第二电容C2充电，使得第二电容C2的上极板的电压VX3从0V开始缓慢上升。经过一定时间的充电过程后，第二电容C2的上极板的电压VX3超过参考电压VX4，复位信号RESET为高电平，完成快速上电复位。

针对电源电压VCC快速不完全掉电后快速上电的场景：

电源电压VCC快速不完全掉电是指：电源电压VCC掉电电压差约为1V且未掉到0V电位。电源电压VCC快速完全掉电是指：电源电压VCC快速掉电至0V电位。针对复位电路而言，当在不完全掉电时能够实现复位，那么在完全掉电时也可以实现复位。故本发明实施例中考虑电源电压VCC快速不完全掉电的场景。

在快速不完全掉电阶段，在电源电压VCC快速掉电后，VX1维持不变，第三PMOS管MP3导通，使得VX2迅速跃升至与VX1近似相等。之后，第五NMOS管MN5导通，将第二电容C2存储的电荷快速释放，使得VX3迅速降低至0V，复位信号RESET迅速切换至低电平。

在快速上电阶段，第三PMOS管MP3截止，第四NMOS管MN4导通，将VX2迅速下降至0V。VX4维持不变，通过第二偏置电流为第二电容C2充电，使得第二电容C2的上极板的电压VX3从0V开始缓慢上升。经过一定时间的充电过程后，第二电容C2的上极板的电压VX3超过参考电压VX4，复位信号RESET为高电平，完成快速上电复位。

针对快速不完全掉电后慢速上电的场景：

在本发明实施例中，快速不完全掉电后慢速上电可以是指：在快速不完全掉电之后，电源电压VCC维持平稳，经过一段时间后再以毫秒(ms)级的速度上电。

在快速不完全掉电阶段，在电源电压VCC快速掉电后，VX1维持不变，第三PMOS管MP3导通，使得VX2迅速跃升至与VX1近似相等。之后，第五NMOS管MN5导通，将第二电容C2存储的电荷快速释放，使得VX3迅速降低至0V，复位信号RESET迅速切换至低电平。

在慢速上电阶段，当电源电压VCC上升到一定值后，第三PMOS管MP3截止，第四NMOS管MN4导通，将VX2迅速下降至0V。VX4维持不变，通过第二偏置电流为第二电容C2充电，使得第二电容C2的上极板的电压VX3从0V开始缓慢上升。经过一定时间的充电过程后，第二电容C2的上极板的电压VX3超过参考电压VX4，复位信号RESET为高电平，完成慢速上电复位。

针对慢速掉电后慢速上电的场景：

在慢速掉电阶段，当电源电压VCC降低至一定值之后，第三PMOS管MP3导通，第二电容C2的上极板电压VX3维持0V电位。

在慢速上电阶段，当电源电压VCC上升到一定值后，第三PMOS管MP3截止，第四NMOS管MN4导通，将VX2迅速下降至0V。VX4维持不变，通过第二偏置电流为第二电容C2充电，使得第二电容C2的上极板的电压VX3从0V开始缓慢上升。经过一定时间的充电过程后，第二电容C2的上极板的电压VX3超过参考电压VX4，复位信号RESET为高电平，完成慢速上电复位。

综上可见，本发明实施例提供的复位电路，能够覆盖所有快速上电复位、慢速上电复位、快速掉电复位、慢速掉电复位以及掉电不完全再上电的场景。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。