具体实施方式

<实施方式1>

<结构>

图1是表示实施方式1涉及的半导体压力传感器的结构的一个例子的俯视图。图2是图1的A1-A2剖面图。图3是图1的B1-B2剖面图。下面，参照图1～3，对实施方式1涉及的半导体压力传感器的结构进行说明。

第1硅基板1可以是第1导电型(n型)或第2导电型(p型)的任意者。另外，由于第1硅基板1为SOI(Silicon On Insulator)基板的基底，因此设为200～900μm左右的厚度。

第1氧化硅膜2设置于第1硅基板1之上，具有外缘部即厚膜部2a、内侧部即第1薄膜部2b。厚膜部2a的一个面与第1硅基板1接触，另一面与第2硅基板4接触。第1薄膜部2b的一个面隔着密闭空间3与第1硅基板1相对，另一面与第2硅基板4接触。这样，第1氧化硅膜2与第1硅基板1一起构成密闭空间3。

第2硅基板4为第1导电型(n型)，设置于第1氧化硅膜2之上。隔膜10相当于在俯视观察时与密闭空间3重叠的第2硅基板4的部分。即，在俯视观察时，隔膜10及密闭空间3对齐。

如果将从外部施加于隔膜10的表面的压力设为P1，将密闭空间3内的压力设为P2，则隔膜10与(P2-P1)的压力相应地产生变形。具体而言，由于与密闭空间3内的压力P2相比，从外部施加于隔膜10的表面的压力P1高，因此隔膜10向第1硅基板1侧变形。这里，第1氧化硅膜2的第1薄膜部2b作为存在于隔膜10之上的第2氧化硅膜5及保护膜6的应力调整膜起作用。因此，通过恰当地对第1薄膜部2b的膜厚度进行设定，能够得到隔膜10的所期望的弯曲形状。

另外，能够通过第1薄膜部2b和第1硅基板1的间隔(密闭空间3的高度)而决定隔膜10的可动范围。因此，能够以在从外部对隔膜10的表面施加了过度的压力的情况下，不会对隔膜10施加大于或等于破坏应力的应力的方式，任意地改变第1氧化硅膜2的厚度及形状而对第1薄膜部2b和第1硅基板1的间隔进行设定。此外，在实施方式1中，第1氧化硅膜2的厚度为0.5～5μm左右，第2硅基板4的隔膜10的厚度为5～30μm左右。

应变电阻(gauge resistor)11a、11b、11c、11d设置于第2硅基板4的表层(第2硅基板4的与形成有第1氧化硅膜2的面相对的面的表层)，且位于俯视观察时与隔膜10重叠的位置。具体而言，应变电阻11a、11b、11c、11d如图1所示，分别设置于对隔膜10进行规定的4个边。应变电阻11a、11b、11c、11d为第2导电型(p型)，其是通过对第2硅基板4的表层进行离子注入而形成的。

扩散配线12a、12b、12c、12d设置为与应变电阻11a、11b、11c、11d的一端或另一端接触。例如，扩散配线12a(第1扩散配线)与应变电阻11a的一端接触，扩散配线12b(第2扩散配线)与应变电阻11a的另一端接触。此外，这里说明的一端及另一端也可以彼此调换。如图1所示，应变电阻11a、11b、11c、11d各自通过扩散配线12a、12b、12c、12d以构成惠斯通桥接电路的方式进行接线。

如果由于从外部施加于隔膜10的表面的压力P1与密闭空间3内的压力P2的压力差(P1-P2)而使隔膜10产生变形，则对应变电阻11a、11b、11c、11d分别施加与隔膜10的变形量对应的应力。应变电阻11a、11b、11c、11d具有电阻值与施加于自身的应力的大小对应地变化的特性。因此，通过以构成惠斯通桥接电路的方式对应变电阻11a、11b、11c、11d进行接线，能够将应变电阻11a、11b、11c、11d各自的电阻值的变化作为输出电压进行检测。这里检测出的输出电压从分别设置于扩散配线12a、12b、12c、12d的电极7a、7b、7c、7d被输出至外部。例如，电极7a(第1电极)经由扩散配线12a与应变电阻11a的一端电连接。另外，电极7b(第2电极)经由扩散配线12b与应变电阻11a的另一端电连接。

此外，也可以将第2硅基板4设为第2导电型(p型)，将应变电阻11a、11b、11c、11d设为第1导电型(n型)，但在该情况下，需要对应变电阻11a、11b、11c、11d相对于隔膜10的配置进行变更。

由于扩散配线12a、12b、12c、12d的目的在于，减小在对隔膜10施加压力时扩散配线12a、12b、12c、12d所产生的电阻值的变化、及用作以构成惠斯通桥接电路的方式对应变电阻11a、11b、11c、11d进行接线的配线，因此需要设为低电阻。在实施方式1中，将扩散配线12a、12b、12c、12d的扩散表面浓度设为1e19～1e20 ions/cm³左右，将扩散深度设为2～5μm左右。另外，为了兼顾电阻值、与应力对应的电阻值的变化量、温度特性，将应变电阻11a、11b、11c、11d的扩散表面浓度设为5e17～5e18 ions/cm³左右，将扩散深度设为0.5～1.5μm左右。

<使用了隔膜10的压力的检测方法>

将从外部施加于隔膜10的表面的压力设为P1，将密闭空间3内的压力设为P2。密闭空间3为真空室，将密闭空间3内的压力P2作为基准压力。由此，实施方式1涉及的半导体压力传感器具有对绝对压力进行测定的功能。

如上述说明过那样，通过隔着具有厚膜部2a及第1薄膜部2b的第1氧化硅膜2将第1硅基板1和第2硅基板4粘合，能够设为空腔SOI基板。因此，能够对隔膜10的弯曲形状进行控制，将第1硅基板1设为限位构造，并且对微小的压力差(P1-P2)进行检测。

能够通过隔膜10的厚度、俯视观察时的隔膜10的面积，控制针对压力变化的检测灵敏度。隔膜10的厚度由第2硅基板4的厚度规定。隔膜10的面积由俯视观察时的密闭空间3的面积规定。另外，能够通过密闭空间3的高度对隔膜10的可动范围进行控制。密闭空间3的高度由厚膜部2a与第1薄膜部2b的高低差规定。

由此，通过以不对隔膜10施加大于或等于破坏强度的应力的方式使形成密闭空间3的第1硅基板1(与密闭空间3的下部相当的第1硅基板1)作为限位器起作用，能够对隔膜10的可动范围进行限制。由此，能够防止隔膜10的破损，能够简单地得到操作容易的半导体压力传感器。

另外，作为在隔膜10之上设置的第2氧化硅膜5及保护膜6的应力调整膜，在隔膜10的背面设置有第1氧化硅膜2的第1薄膜部2b。由此，取得施加于隔膜10的应力的平衡，得到隔膜10的所期望的弯曲形状，能够产生追随于微小的压力变化的隔膜10的弯曲的变化。另外，如果通过微小的压力变化而对应变电阻11a、11b、11c、11d施加应力，则它们的电阻值产生变化。由于应变电阻11a、11b、11c、11d通过扩散配线12a、12b、12c、12d以构成惠斯通桥接电路的方式进行接线，因此输出电压与自身的电阻值的变化对应地变化。通过将这样的输出电压的变化从电极7a、7b、7c、7d输出至外部，能够对微小的压力的变化进行检测。

例如，在半导体压力传感器能够对1个大气压左右的压力进行检测的情况下，将隔膜10的面积设为400μm见方，将厚度设为10μm，将密闭空间3的高度设为1.5μm左右，由此，如果施加5个大气压左右的压力，则隔膜10与第1硅基板1接触。此时，第1硅基板1作为限位器起作用。

<制造方法>

使用图4～19对实施方式1涉及的半导体压力传感器的制造方法进行说明。

图4是表示实施方式1涉及的半导体压力传感器的制造工序的一个例子的流程图。

在步骤S1中，如图5～7所示，在第2硅基板4之上形成第1氧化硅膜2。第1氧化硅膜2的厚度为0.5～5μm左右。第1氧化硅膜2使用公知的技术形成即可。例如，通过将第2硅基板4在氧环境中以700～1100℃左右进行加热，形成使第2硅基板改质为氧化硅膜的硅热氧化膜(与第1氧化硅膜2相当)。接着，如图6所示，通过实施照相制版处理及蚀刻处理，从而形成构成密闭空间3的开口部。

接着，如图8、9所示，针对上述形成的第1氧化硅膜2及第2硅基板4实施氧化处理。由此，形成具有厚膜部2a及第1薄膜部2b的第1氧化硅膜2。厚膜部2a的厚度为0.01～2μm左右。为了使第1薄膜部2b作为在后续工序中形成的隔膜10的应力控制膜起作用，与在后续工序中在隔膜10之上形成的第2氧化硅膜5及保护膜6的膜应力特性相匹配地，对第1氧化硅膜2的第1薄膜部2b的厚度进行设定。

如图9所示，第1氧化硅膜2的厚膜部2a和第1薄膜部2b的高低差与密闭空间3的高度相当。即，通过厚膜部2a和第1薄膜部2b的高低差，能够决定隔膜10的可动范围。

在步骤S2中，如图10、11所示，通过隔着第1氧化硅膜2将第1硅基板1和第2硅基板4贴合、进行热处理，从而将它们彼此接合。由此，通过第1氧化硅膜2的厚膜部2a及第1薄膜部2b、第1硅基板1而形成密闭空间3。另外，通过在真空环境中将第1硅基板1和第2硅基板4接合，从而密闭空间3成为真空室。由此形成的密闭空间3的压力P2为相对于向在后续工序中形成的隔膜10施加的压力P1的基准压力。

以上，对在第2硅基板4形成了第1氧化硅膜2后，将第1硅基板1和第2硅基板4接合的情况进行了说明，但并不限于此。例如，也可以是在第1硅基板1形成厚膜部2a，在第2硅基板4形成第1薄膜部2b，然后将第1硅基板1和第2硅基板4接合。

在步骤S3中，如图12～14所示，将第2硅基板4研磨至所期望的隔膜10的厚度。由此，在俯视观察时与密闭空间3重叠的第2硅基板4的部分作为隔膜10起作用。通过对隔膜10的厚度进行调整，能够对压力的检测灵敏度进行控制。

此外，以上，对例如如图13所示以覆盖隔膜10的背面整体的方式形成第1氧化硅膜2的第1薄膜部2b的情况进行了说明，但并不限于此。

例如，也可以如图15所示，第1氧化硅膜2在第1薄膜部2b的中央具有开口部。通过设为这样的结构，能够从隔膜10的边缘到中央，对施加于隔膜10的应力进行调整。

另外，例如，也可以如图16所示，第1氧化硅膜2在俯视观察时与隔膜10的边缘重叠的位置处具有开口部，在第1薄膜部2b的中央具有比第1薄膜部2b厚的第2薄膜部2c。通过设为这样的结构，从而能够考虑隔膜10的表面侧的膜应力而从隔膜10的背面侧对隔膜10的应力的控制进行调整，因此能够进一步高精度地对隔膜10的弯曲形状进行控制。

在步骤S4中，如图17～19所示，在第2硅基板4之上形成应变电阻11a、11b、11c、11d及扩散配线12a、12b、12c、12d。

具体而言，在对第2硅基板4实施了氧化处理及照相制版处理后进行杂质注入。之后，通过进行退火处理及氧化处理，从而形成扩散配线12a、12b、12c、12d。扩散配线12a、12b、12c、12d是用于对接下来形成的应变电阻11a、11b、11c、11d以构成惠斯通电桥的方式进行接线的低电阻的配线。在实施方式1中，将注入的杂质浓度设为5e14～5e15 ions/cm²左右，将退火温度设为1000～1100℃左右，实施100～500nm左右的氧化处理，形成扩散的深度为2～5μm左右的扩散层。由此，实现低电阻的扩散配线12a、12b、12c、12d。

接着，在实施了氧化处理及照相制版处理后进行杂质注入。之后，通过进行退火处理，形成应变电阻11a、11b、11c、11d。应变电阻11a、11b、11c、11d各自通过扩散配线12a、12b、12c、12d以构成惠斯通桥接电路的方式进行接线。在实施方式1中，在形成应变电阻11a、11b、11c、11d时注入的杂质浓度为1e13～1e14 ions/cm²左右。如果将杂质浓度设得低，则针对压力变化的检测灵敏度变高，但温度特性变差。因此，考虑检测灵敏度和温度特性的权衡(trade-off)的关系，设定恰当的杂质浓度。

在步骤S5中，如图17～19所示，在第2硅基板4之上形成第2氧化硅膜5、电极7a、7b、7c、7d、及保护膜6。

具体而言，在将形成扩散配线12a、12b、12c、12d及应变电阻11a、11b、11c、11d时所沉积的氧化膜全部除去后，在第2硅基板4之上形成第2氧化硅膜5。这样，在隔膜10的表面形成的第2氧化硅膜5变得平坦，与压力变化对应的隔膜10的变形特性变得良好。此外，也可以在第2氧化硅膜5之上沉积PSG(Phospho Silicate Glass)膜或BPSG(Boro-PhosphoSilicate Glass)膜作为钝化膜(未图示)。

接着，为了从扩散配线12a、12b、12c、12d将电信号输出至外部，实施照相制版处理及蚀刻处理而形成接触孔(未图示)。之后，通过在第2硅基板4之上沉积AlSi、AlCu、Al、或AlSiCu等金属膜后实施照相制版处理及蚀刻处理，从而在接触孔形成电极7a、7b、7c、7d。

接着，形成保护膜6。例如，通过等离子体CVD(Chemical Vapor Deposition)在整面沉积了氮化膜后，实施照相制版处理及蚀刻处理，由此形成仅在所期望的位置(电极7a、7b、7c、7d的表面的一部分)开口的保护膜6。

经过上述步骤S1～步骤S5的各制造工序完成的半导体压力传感器为将真空室即密闭空间3的压力P2作为基准压力，对在隔膜10的表面受到的压力P1进行检测的绝对压力传感器。

<效果>

根据实施方式1，在隔膜10的背面设置有成为应力控制膜的第1氧化硅膜2的第1薄膜部2b。因此，通过第1薄膜部2b，能够取得与在隔膜10的表面设置的第2氧化硅膜5或保护膜6的应力的平衡，能够对施加于隔膜10的应力进行控制而得到隔膜10的所期望的弯曲形状。

通常，如果向隔膜10施加半导体压力传感器的检测范围的压力，则将隔膜10控制为向密闭空间3侧弯曲。由此，能够高精度地对微小的压力变化进行检测而作为隔膜10的弯曲量的变化。隔膜10的弯曲量的变化能够作为施加于在隔膜10的4个边设置的应变电阻11a、11b、11c、11d的应力的变化、应变电阻11a、11b、11c、11d的电阻值的变化、通过扩散配线12a、12b、12c、12d对应变电阻11a、11b、11c、11d进行接线而构成的惠斯通电桥的输出电压的变化进行检测。

如上所述，根据实施方式1，可以通过简单的制造工艺，得到能够高精度地对微小的压力进行检测的半导体压力传感器。

<实施方式2>

图20是表示实施方式2涉及的半导体压力传感器的结构的一个例子的俯视图。图21是图20的A1-A2剖面图。图22是图20的B1-B2剖面图。下面，参照图20～22，对实施方式2涉及的半导体压力传感器的结构进行说明。

在实施方式2中，其特征在于，在设置于隔膜10的表面的保护膜6设置保护膜应力调整槽13(第1槽)。换言之，保护膜6具有在俯视观察时与密闭空间3重叠的位置处设置的保护膜应力调整槽13。其它结构由于与实施方式1相同，因此这里省略详细的说明。

接着，对保护膜应力调整槽13的形成方法进行说明。此外，关于实施方式2涉及的半导体压力传感器的制造方法，形成保护膜应力调整槽13的工序之外的制造工序与实施方式1相同。

在图4的步骤S5中形成了保护膜6后，实施照相制版处理，使用抗蚀剂掩模(未图示)而对保护膜进行蚀刻。由此，在保护膜6形成保护膜应力调整槽13。由于保护膜应力调整槽13能够通过与使电极7a、7b、7c、7d的表面的一部分开口的工序相同的工序形成，因此不需要工序的追加。

由此，根据实施方式2，通过在保护膜6设置保护膜应力调整槽13，从而能够对施加于隔膜10的应力进行调整，因此能够进一步高精度地对隔膜10的弯曲形状进行控制。另外，能够容易地得到这样的半导体压力传感器。

<实施方式3>

图23是表示实施方式3涉及的半导体压力传感器的结构的一个例子的俯视图。图24是图23的A1-A2剖面图。图25是图23的B1-B2剖面图。下面，参照图23～25，对实施方式3涉及的半导体压力传感器的结构进行说明。

在实施方式3中，其特征在于，沿隔膜10的边缘，在第2硅基板4设置凹槽14(第2槽)。换言之，第2硅基板4具有在与设置有第1氧化硅膜2的面相对的面，在俯视观察时沿密闭空间3的外缘设置的凹槽14。其它结构由于与实施方式2相同，因此这里省略详细的说明。

凹槽14的宽度为3～30μm左右，深度为0.3～3μm左右。

接着，对凹槽14的形成方法进行说明。此外，关于实施方式3涉及的半导体压力传感器的制造方法，形成凹槽14的工序之外的制造工序与实施方式2相同。

在图4的步骤S3中对第2硅基板4进行了研磨后，实施照相制版处理，使用抗蚀剂掩模(未图示)而对第2硅基板4进行蚀刻。由此，在第2硅基板4形成凹槽14。

此外，作为与以上不同的其它形成方法，也可以在通过LOCOS(Local Oxidationof Silicon)氧化使应该形成凹槽14的部位局部地氧化而形成了氧化膜后，通过将该氧化膜除去而形成凹槽14。

由此，根据实施方式3，通过在第2硅基板4设置凹槽14，从而得到与使隔膜10的整体薄膜化的情况相同的效果，因此能够提高针对微小的压力变化的隔膜10的检测灵敏度。另外，由于能够减小隔膜10的面积，进而能够减小半导体压力传感器的尺寸，因此能够实现低成本化。

此外，如图26、27所示，也可以沿隔膜10的边缘(凹槽14)设置保护膜应力调整槽13b。此外，保护膜应力调整槽13a与图23的保护膜应力调整槽13相当。通过设为这样的结构，能够提高针对微小的压力变化的隔膜10的检测灵敏度。另外，能够减小隔膜10的面积。

以上，对在实施方式2时说明过的结构中设置凹槽14的情况进行了说明，但并不限于此。例如，也可以在实施方式1时说明过的结构中设置凹槽14。

<实施方式4>

图28是表示实施方式4涉及的半导体压力传感器的结构的一个例子的俯视图。图29是图28的A1-A2剖面图。图30是图28的B1-B2剖面图。下面，参照图28～30，对实施方式4涉及的半导体压力传感器的结构进行说明。

在实施方式4中，其特征在于，沿隔膜10的背面的边缘，在第2硅基板4设置隔膜边缘应力调整槽15(第3槽)。另外，其特征在于，在隔膜10的背面的中央区域设置凹坑16。换言之，第2硅基板4具有在设置有第1氧化硅膜2的面，且在俯视观察时设置于密闭空间3的内周的隔膜边缘应力调整槽15。另外，第2硅基板4具有在设置有第1氧化硅膜2的面，且在俯视观察时设置于密闭空间3的中央的凹坑16。其它结构由于与实施方式1相同，因此这里省略详细的说明。

接着，使用图31～35，对隔膜边缘应力调整槽15及凹坑16的形成方法进行说明。此外，关于实施方式4涉及的半导体压力传感器的制造方法，形成隔膜边缘应力调整槽15及凹坑16的工序之外的制造工序与实施方式1相同。图31～35所示的制造工序与图4的步骤S1相当。

首先，如图31所示，在第2硅基板4之上依次形成氧化膜17及氮化膜18。氧化膜17及氮化膜18的厚度均为50～100nm左右。之后，实施照相制版处理，使用抗蚀剂掩模(未图示)而仅对氮化膜18进行蚀刻处理。在进行蚀刻处理而形成的氮化膜18的开口部，在后续工序中形成隔膜边缘应力调整槽15及凹坑16。

接着，如图32所示，通过实施氧化处理而形成LOCOS氧化膜19。氧化膜厚度为500～1600nm左右。由此，氮化膜18的开口部被局部地氧化，因此第2硅基板4的表层也进行氧化。

接着，如图33所示，使用氟化氢(HF：hydrogen fluoride)及热磷酸依次对LOCOS氧化膜19、氮化膜18、及氧化膜17进行蚀刻处理而将它们除去。其结果，在第2硅基板4形成隔膜边缘应力调整槽15及凹坑16。

接着，如图34、35所示，形成第1氧化硅膜2的厚膜部2a及第1薄膜部2b。

这样，根据实施方式4，沿隔膜10的背面的边缘，在第2硅基板4设置隔膜边缘应力调整槽15(第3槽)，由此能够使隔膜10的强度提高。另外，由于能够将隔膜10的边缘部薄化，因此能够进一步提高针对微小的压力变化的隔膜10的检测灵敏度。另外，由于能够减小隔膜10的面积，进而能够减小半导体压力传感器的尺寸，因此能够实现低成本化。

另外，通过在隔膜10的背面的中央区域设置凹坑16，从而在对隔膜10施加过度的压力或撞击而使隔膜10与第1硅基板1接触的情况下，能够减小隔膜10和第1硅基板1的接触面积。由此，能够防止隔膜10和第1硅基板1的粘接(粘附)。

由于能够在不损害由实施方式1产生的效果的情况下得到上述效果，因此能够容易地得到可靠性高且能够高精度地对微小的压力变化进行检测的半导体压力传感器。

此外，可以在本发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。

标号的说明

1第1硅基板，2第1氧化硅膜，2a厚膜部，2b第1薄膜部，2c第2薄膜部，3主开口部，4第2硅基板，5第2氧化硅膜，6保护膜，7a、7b、7c、7d电极，10隔膜，11a、11b、11c、11d应变电阻，12a、12b、12c、12d扩散配线，13保护膜应力调整槽，13a保护膜应力调整槽，13b保护膜应力调整槽，14凹槽，15隔膜边缘应力调整槽，16凹坑，17氧化膜，18氮化膜，19LOCOS氧化膜。