具体实施方式

根据本文所公开的实例的存储器系统可包含存储器装置和与存储器装置耦合的主机装置。存储器装置可包含存储器单元阵列，每一存储器单元经配置以用于存储信息状态(例如，逻辑状态)。存储器单元可利用各种现象用于存储和读取信息状态，且可包含以存储元件的对应物理状态存储信息状态的存储元件，例如电荷状态、偏振状态、材料状态、电阻状态、阈值状态，等。存储器装置还可包含用于存取存储器单元(例如，存取存储元件)的各种配置的电路系统，其可根据包含于存储器单元中的存储元件的一或多种类型加以配置。

在一些存储器装置中，存取存储器单元可与特性取决于存储器装置的温度的操作相关联。举例来说，与存取存储器单元相关联的一些操作可取决于存储器装置的温度而与较长持续时间或较短持续时间相关联。在一些实例中，用于存取存储器单元的操作的持续时间可与存储器单元本身的物理现象相关。在一些实例中，用于存取存储器单元的操作的持续时间可与用以存取存储器单元或评估从存取存储器单元产生的信号的电路系统的物理现象相关。在一些情况下，存储器单元的所述物理现象可不同于所述相关联存取电路的所述物理现象，这可能导致存储器装置的此类组件之间的不同温度相依性。

根据本文所公开的实例，存储器装置可经配置以用于根据与所述存储器装置的温度成比例(例如，成正比)的持续时间或以其它方式在相对较高温度下相对较长的持续时间执行存取操作的一些部分，且根据与所述存储器装置的温度成反比的持续时间或以其它方式在相对较高温度下相对较短的持续时间执行所述存取操作的一些部分。此类技术可用以管理存取操作的总体持续时间，减小存取操作的变化性，改善读取裕度，减小位错误率(BER)，或以其它方式改善对温度变化性的稳健性，以及其它益处。

首先在如参考图1和2描述的存储器系统和裸片的上下文中描述本公开的特征。在如参考图3到6所描述的存储器单元特性以及相关联电路和存取操作的上下文中描述本公开的特征。进一步通过涉及如参考图7到10所描述的用于存储器装置的基于温度的存取定时的设备图和流程图说明并参考其描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的支持存储器装置的基于温度的存取定时的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。

系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可为系统100的组件，所述系统可操作以存储用于系统100的一或多个其它组件的数据。

系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可为可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下各项中的一或多者：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例或其它因数。

存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置的组件可使用总线135彼此耦合。

处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在这类实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或系统芯片(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或作为所述处理器的一部分实施。

BIOS组件130可为包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可为可操作的以接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可为可操作的以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，对于存储器裸片160为本地的)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文中所描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。

外部存储器控制器120可为可操作的以使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用来支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一信道115可包含在与系统100的组件相关联的端子之间大一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，信号的一个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)进行登记。在DDR信令中，信号的两个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升沿和下降沿上)进行登记。

在一些实例中，CA信道186可为可操作的以在主机装置105与存储器装置110之间传达命令，包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些实例中，CA信道186可包含任何数目的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。

在一些实例中，时钟信号信道188可为可操作的以在主机装置105与存储器装置110之间传达一或多个时钟信号。每一时钟信号可为可操作的以在高状态与低状态之间振荡，且可支持主机装置105与存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时钟信号可为单端的。在一些实例中，时钟信号可提供存储器装置110的命令和定址操作或存储器装置110的其它系统级操作的定时参考。时钟信号因此可称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。

存储器阵列170可包含利用各种物理现象用于存储和读取信息状态的存储器单元。举例来说，存储器单元可包含以存储元件的对应物理状态存储信息状态的存储元件，例如电荷状态、偏振状态、材料状态、电阻状态、阈值状态，等。存储器裸片160(例如，存储器阵列170)还可包含用于存取存储器单元(例如，存取存储元件)的各种配置的电路系统，其可根据包含于存储器单元中的存储元件的一或多种类型加以配置。在一些实例中，存取存储器单元可与特性取决于存储器装置110的温度(例如，存储器裸片160的温度、存储器阵列170的温度)的操作相关联。举例来说，与存取存储器单元相关联的一些操作(例如，子操作)可具有取决于存储器装置110的温度而相对较长或相对较短的特性持续时间。

根据本文所公开的实例，存储器装置110可经配置以用于根据对温度的不同相依性而执行存取操作的不同部分。举例来说，存储器装置110(例如，装置存储器控制器155、本地存储器控制器165)可经配置以用于根据与存储器装置的温度成比例(例如，成正比)的持续时间或以其它方式在相对较高温度下相对较长的持续时间而执行存取操作的一些部分。存储器装置110还可经配置以用于根据与存储器装置的温度成反比的持续时间或以其它方式在相对较高温度下相对较短的持续时间执行存取操作的一些部分。此类技术可用于存储器装置110或系统100中以管理存取操作的总体持续时间，减小存取操作的变化性，改善读取裕度，减小位错误率(BER)，或以其它方式改善对温度变化性的稳健性，以及其它益处。

图2说明根据本文所公开的实例的支持存储器装置的基于温度的存取定时的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可相应可编程以存储不同逻辑状态(例如，经编程到一组两个或更多个可能的状态中的一个)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层存储器单元)可为可操作的以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。在各种实例中，存储器单元205可包含电容存储元件、铁电存储元件、材料存储器元件、电阻性存储器元件、定限存储器元件、相变存储器元件或其它类型的存储元件。

在一些实例中，存储器单元205可存储表示电容器(例如，电容器240)中的可编程状态的状态(例如，偏振状态、介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，其包含铁电材料以存储表示可编程状态的电荷和/或偏振。在一些实例中，存储器单元205可包含逻辑存储组件(例如，电容器240)和切换组件245。逻辑存储组件的第一节点可与切换组件245耦合，且逻辑存储组件的第二节点可与板线220耦合。切换组件245可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

在一些实例中，存储器单元205可包含可配置材料或以其它方式与其相关联，其可称为材料存储器元件、材料存储元件、材料部分等。可配置材料可具有表示(例如，对应于)不同逻辑状态的一或多个可变和可配置特性或属性(例如，材料状态)。举例来说，可配置材料可呈可用来不同形式、不同原子配置、不同结晶度、不同原子分布或以其它方式维持表示一个逻辑状态或另一逻辑状态的不同特性。在一些实例中，此类特性可与不同电阻、不同阈值电压或可在读取操作期间检测或区分以识别写入到可配置材料或由可配置材料存储的逻辑状态的其它特性相关联。

在一些情况下，存储器单元205的可配置材料可与阈值电压相关联。举例来说，在跨越存储器单元205施加大于阈值电压的电压时，电流可流过可配置材料，且在跨越存储器单元205施加低于阈值电压的电压时，电流可能不流过可配置材料或可能以低于某一水平(例如，根据泄漏速率)的速率流过可配置材料。因此，施加到存储器单元205的电压可取决于存储器单元205的可配置材料部分是否写入有一个逻辑状态或另一逻辑状态而导致不同电流流动或不同感知电阻或电阻的改变(例如，定限或切换事件)。因此，与由将读取电压施加到存储器单元205造成的电流相关联的电流的量值或其它特性(例如，定限行为、电阻击穿行为、突返行为)可用以确定写入到存储器单元205或由其存储的逻辑状态。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215，和板线220)。存取线可为与存储器单元205耦合的导线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不影响理解或操作。存储器单元205可位于字线210、数字线215，和/或板线220的相交点处。

可通过启动或选择例如字线210、数字线215和/或板线220等存取线而对存储器单元205执行例如读取和写入等操作。通过加偏压于字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。启动或选择字线210、数字线215或板线220可包含将电压施加到相应线。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址启动字线210。列解码器230从本地存储器控制器265接收列地址，及基于接收到的列地址启动数字线215。板驱动器235可从本地存储器控制器265接收板地址，及基于所接收板地址启动板线220。

选择或撤销选择存储器单元205可通过启动或撤销启动切换组件245来实现。电容器240可使用切换组件245与数字线215电子通信。举例来说，在撤销启动切换组件245时，电容器240或其它存储元件可与数字线215隔离，且在启动切换组件245时，电容器240或其它存储元件可与数字线215耦合。

字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子通信的导线。在一些架构中，字线210可与存储器单元205的切换组件245的闸极电子通信，且可为可操作的以控制存储器单元的切换组件245。在一些架构中，字线210可与电容器240的节点或存储器单元205的其它存储元件电子通信，且存储器单元205可不包含切换组件。

数字线215可为连接存储器单元205与感测组件250的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的切换组件245可为可操作的以选择性地耦合和/或隔离电容器240或存储器单元205的其它存储元件与数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。

板线220可为与存储器单元205电子通信以用于对存储器单元205执行存取操作的导电线。在一些实例中，板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可与数字线215协作以在存储器单元205的存取操作期间加偏压于电容器240或其它存储元件。

感测组件250可确定存储在电容器240或存储器单元205的其它存储元件上的状态(例如，偏振状态或电荷)，且基于所检测状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。在一些实例中，感测组件250(例如，感测组件250的感测放大器)可比较跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)。存储器单元205的所检测到的逻辑状态可提供为感测组件250的输出(例如，到输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和板驱动器235和感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可产生行信号和列地址信号以启动目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可产生并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可改变，且对于在操作存储器裸片200中所论述的各种操作来说可能不同。

本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或启动操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行写入操作(例如编程操作)。在写入操作期间，存储器裸片200的存储器单元205可被编程为存储所要逻辑状态。本地存储器控制器265可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可启动目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，写入脉冲)施加到数字线215，以在电容器240或存储器单元205的其它存储元件中存储特定状态(例如，电荷)。用作写入操作的一部分的脉冲可包含一段持续时间内的一或多个电压电平。

本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可启动目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可响应于施偏压于存取线而将信号传送到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可启动感测组件250(例如，锁存感测组件)，且借此比较从存储器单元205接收的信号与参考255。基于所述比较，感测组件250可确定存储在存储器单元205上的逻辑状态。

在一些实例中，可根据由(例如，本地存储器控制器265的)存储器裸片200的延迟组件或延迟链支持的相对定时来触发或起始存取操作的部分(例如，子操作)。延迟组件可相对于可从主机装置105接收的时钟信号(例如，CK信号)或其它存取信号(例如，存取命令)产生用于起始存储器裸片200的各种操作的定时或逻辑信号。在一些实例中，给定存取操作的部分可能相对于时钟信号或存取信号(例如，在时脉循环或时钟循环集合内的某一定时处出现)为异步的，且延迟组件因此可支持为异步(例如，相对于时钟信号或存取信号)的存储器裸片200的核心定时信号。

在一些实例中，由存储器裸片200执行的存取操作可具有温度相依性，其基于相关温度致使特定支持操作花费较长或较短持续时间来完成。举例来说，存取线(例如，字线210、数字线215、板线220)的电阻可能随温度而增大，使得经由存取线的电荷转移或电流流动可能在相对较高温度下较慢或以其它方式减小且在相对较低温度下较快或以其它方式增大。在另一实例中，晶体管的载流子迁移率可能随温度而减小，使得跨越晶体管的电荷转移或电流流动(例如，漏极电流)可能在相对较高温度下较慢且在相对较低温度下较快。另外或替代地，减小的载流子迁移率可能与经由晶体管的导电路径的相对较慢启动(例如，相对较慢切换、相对较长启动时间常数)相关联，使得跨越所述晶体管的电荷转移或电流流动可在相对较高温度下较慢且在相对较低温度下较快。因此，出于这些或其它原因，存储器裸片200可经配置以取决于存储器裸片200或包含存储器裸片200的系统100的其它部分的温度而根据较长或较短持续时间执行存取操作的不同部分。

为支持基于温度而根据较长或较短持续时间执行存取操作的部分，存储器裸片200可包含可至少部分地基于相关温度而操作的延迟组件。在一些实例中，延迟组件可经配置以支持至少部分地基于在存储器裸片200(例如，本地存储器控制器265)或包含存储器裸片200的存储器装置110的另一部分(例如，装置存储器控制器155)或与包含存储器裸片200的存储器装置110耦合的主机装置105的一部分(例如，外部存储器控制器120)处测量的温度的各别持续时间。此类技术可使用热电偶、热敏电阻器、电阻温度检测器(RTD)或与延迟组件耦合的其它换能器，其提供指示温度的信号。另外或替代地，延迟组件可经配置以支持至少部分地基于延迟组件的电路系统或电路组件的各别延迟或持续时间，所述电路系统或电路组件的操作特性取决于存储器裸片200的温度(例如，延迟电路系统响应于存储器裸片200的温度而不直接测量温度)。

在一些实例中，存储器裸片200可使用支持与温度成比例(例如，与温度成正比、与绝对温度成比例(PTAT))的延迟或持续时间的延迟组件来产生存储器裸片200的核心定时信号。PTAT延迟组件可适合于支持存取操作的一些部分的定时，例如存取操作的受电阻随温度升高的增大、晶体管载流子迁移率随温度升高的降低和其它现象影响的那些部分。在此类实例中，PTAT延迟组件可在相对较高温度下支持存取操作的一部分的相对较长持续时间，且在相对较低温度下支持存取操作的所述部分的相对较短持续时间。

尽管PTAT延迟组件可支持与温度成比例(例如，根据持续时间＝k*温度关系)的存取操作持续时间，但此类组件为用于支持经配置以响应于存储器裸片200的温度升高而增大或响应于存储器裸片200的温度降低而减小的存取操作的各别持续时间(例如，子操作的持续时间)的一个实例。更一般来说，所描述的PTAT延迟组件可为经配置以对于存取操作的一部分在第一温度下支持各别第一持续时间且在高于所述第一温度的第二温度下支持比第一持续时间长的各别第二持续时间的延迟组件的一个实例。此类延迟组件可具有与温度的任何恰当的正相关(例如，线性、二次、多项式、指数、双曲线、根)，其可具备显式(例如，数学、译码、配置)关系或隐式关系(例如，基于相关联电路系统或电路组件的固有特性)，且可为连续(例如，平滑)或不连续(例如，阶梯式、离散)的。

在一些实例中，存储器裸片200可在无延迟组件的情况下操作以产生存储器裸片200的核心定时信号，或可使用PTAT延迟组件操作以产生存取操作的各部分中的一些或全部的核心定时信号。然而，可通过支持持续时间在相对较高温度下相对较短的存取操作的一或多个部分来改善存储器裸片200的性能。举例来说，在一些存储器架构中，与存取存储器单元205相关联的信号产生操作可根据与和存储器单元205耦合的电路的其它部分不同的温度相依性来操作。在一个实例中，铁电存储器单元架构可在升高的温度下支持读取信号的相对更快或更强的产生，且因此读取信号产生持续时间可经配置以在较高的温度下相对较短。在另一实例中，材料存储器单元架构可在升高的温度下支持材料状态的相对较快的改变，且因此写入持续时间可经配置以在较高的温度下相对较短。

在一些实例中，存储器裸片200可通过使用支持与温度成反比(例如，与绝对温度互补(CTAT))的延迟或持续时间的一或多个延迟组件来以产生存储器裸片200的核心定时信号来支持此技术。CTAT延迟组件可能适合于支持存取操作的某些部分的定时，例如在高温下更快发生的存取操作的那些部分(例如，对铁电存储器单元执行的读取操作的信号产生部分)。在此类实例中，CTAT延迟组件可在相对较高的温度下支持存取操作的一部分的相对较短持续时间，且在相对较低的温度下支持存取操作的所述部分的相对较长持续时间。

尽管CTAT延迟组件可支持与温度成反比的存取操作持续时间(例如，根据持续时间＝k/温度关系)，但是此类组件是用于支持经配置以响应于存储器裸片200的温度升高而降低或响应于存储器裸片200的温度降低而升高的存取操作的相应持续时间(例如，子操作的持续时间)的一个实例。更一般地说，所描述的CTAT延迟组件可为一个实例。延迟组件的延迟经配置以：对于存取操作的一部分，在第一温度下支持相应的第一持续时间，且在高于第一温度的第二温度下支持比第一持续时间短的相应的第二持续时间。此类延迟组件可与温度具有任何相关的逆相关或负相关(例如，线性、二次、多项式、指数、双曲、根)，可具有显式(例如，数学、译码、配置)关系，或者隐式关系(例如，基于相关联的电路或电路组件的固有特性)，且可为连续的(例如，平滑的)或不连续的(例如，阶梯式、离散的)。

因此，在各种实例中，存储器裸片200可包含一或多个PTAT延迟组件、一或多个CTAT延迟组件或其任何组合，以支持存储器裸片200上的各种存取操作。PTAT和CTAT延迟组件链可用于支持给定存取操作的子操作链，且不同类型的存取操作可与延迟组件的不同链相关联。举例来说，可通过PTAT和/或CTAT延迟组件的第一组合来支持存储裸片200的读取操作，且可通过与第一组合不同的PTAT和/或CTAT延迟组件的第二组合来支持存储裸片200的写入操作。在一些实例中，除其它益处之外，此类配置可支持管理存取操作的整个持续时间，减少存取操作的可变性，提高读取容限，降低误码率(BER)或以其它方式提高对温度可变性的稳健性。尽管在存储器裸片200的上下文中进行了描述，但是在一些实例中，此类延迟组件可位于例如装置存储器控制器155的的存储器装置的不同部分中，或者分布在存储器装置110的各种组件或子组件中。

图3A和3B分别说明根据本文所公开的各种实例的具有磁滞曲线300-a和300-b的铁电存储器单元的非线性电特性的实例。磁滞曲线300-a和300-b可分别说明对于如参考图2所描述的使用铁电电容器240的存储器单元205的写入过程和读取过程的实例。磁滞曲线300-a和300-b描绘在铁电电容器240的端子之间(例如，当允许电荷流入或流入时)作为电压差V_cap的函数存储在铁电电容器240上的电荷Q。根据电压差V_cap从铁电电容器240中移出)。举例来说，电压差V_cap可表示电容器240的数字线侧和电容器240的板线侧之间的电压差(例如，V_bottom-V_plate、V_DL-V_PL)。

铁电材料表征为电极化，其中所述材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO₃)、钛酸铅(PbTiO₃)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文描述的铁电电容器240可包含这些或其它铁电材料。铁电电容器240内的极化在铁电材料的表面产生净电荷，并通过铁电电容器240的端子吸引相反的电荷。因此，电荷可存储在铁电材料和电容器端子的界面处。

可从铁电电容器240的单个端子的角度来理解磁滞曲线300-a和300-b，且磁滞曲线300-a和300-b中的电压可表示跨电容器的电压差(例如，铁电电容器240的端子之间的电位)。举例来说，可通过向相应端子(例如，电池底部)施加正电压并将参考端子(例如，电池板)保持在接地或虚拟接地(或大约零伏(0V))来实现正电压。在一些实例中，可通过将相应端子保持在接地并将正电压施加到参考端子(例如，电池板)来施加负电压。换句话说，可施加正电压以在铁电电容器240上产生负电压差V_cap且由此使得所讨论的端子负极化。类似地，两个正电压、两个负电压或正负电压的任何组合都可施加到适当的电容器端子以产生在磁滞曲线300-a和300-b中展示的电压差V_cap。

如磁滞曲线300-a所示，当铁电电容器240的端子之间没有净电压差时，铁电电容器240中使用的铁电材料可保持正或负极化。曲线图300-a说明两种可能的极化状态，即电荷状态305-a和电荷状态310-a，其可分别表示负饱和极化状态和正饱和极化状态。电荷状态305-a和310-a可处于说明残余极化(Pr)值的物理条件，所述残余极化(Pr)值可指的是在去除外部偏压(例如，电压)时残留的极化(或电荷)。根据磁滞曲线300-a的实例，当在铁电电容器240上没有施加电压差时，充电状态305-a可表示逻辑0，而当在铁电电容器240上没有施加电压差时，充电状态310-a可表示逻辑1。在一些实例中，可以相反的方式反转或解释相应电荷状态或极化状态的逻辑值，以适应用于操作存储器单元205的其它方案。

通过在铁电电容器240两端施加净电压差，可通过控制铁电材料的电极化并由此控制电容器端子上的电荷，将逻辑0或1写入存储器单元。电压315可为等于或大于正饱和电压的电压，且跨铁电电容器240施加电压315可导致电荷累积，直到达到电荷状态305-b(例如，写入逻辑0)。在从铁电电容器240移除电压315(例如，在铁电电容器240的端子之间施加零净电压)之后，铁电电容器240的充电状态可遵循在充电状态305-b与充电状态305-b之间说明的路径320。电容器两端的电压为零时的充电状态305-a。换句话说，充电状态305-a可表示在已经正饱和的铁电电容器240两端的均衡电压下的逻辑0状态。

类似地，电压325可为等于或小于负饱和电压的电压，且跨铁电电容器240施加电压325可导致电荷累积，直到达到电荷状态310-b为止(例如，写入逻辑1)。在从铁电电容器240去除电压325(例如，在铁电电容器240的端子之间施加零净电压)之后，铁电电容器240的充电状态可遵循在充电状态310-b与充电状态310b之间说明的路径330。电容器两端的电压为零时的充电状态310-a。换句话说，充电状态310-a可表示在已被负饱和的铁电电容器240两端的均衡电压下的逻辑1状态。在一些实例中，表示饱和电压的电压315和电压325可具有跨铁电电容器240的相同量值，但相反极性。

为了读取或感测铁电电容器240的存储状态，还可跨铁电电容器240施加电压。响应于所施加电压，铁电电容器所存储的后续电荷Q改变，且改变的程度可取决于初始极化状态、所施加电压、存取线上的本征或其它电容，以及其它因素。换句话说，读取操作所产生的充电状态或存取线路电压可能取决于充电状态305-a还是充电状态310-a还是其它某种充电状态最初被存储，以及其它因素。

磁滞曲线300-b说明了用于读取存储的电荷状态305-a和310-a的实例。举例来说，可经由参考图2所描述的数字线215及板线220施加作为电压差的读取电压335。磁滞曲线300-b可说明读操作，其中读电压335是正电压差V_cap(例如，其中V_bottom-V_plate为正，其中V_DL大于V_PL)。铁电电容器240两端的正读取电压可被称为“板低”读取操作，其中数字线215最初被带到高电压，且板线220最初被带到低电压(例如，接地电压)。尽管读取电压335被说明为跨铁电电容器240的正电压，但在替代存取操作中，读取电压可为跨铁电电容器240的负电压，其可被称为“板高”读取操作。

可在选择存储器单元205时(例如，如参考图2所述通过经由字线210启动切换组件245)在铁电电容器240上施加读取电压335。在将读取电压335施加到铁电电容器240时，电荷可经由相关联的数字线215和极板线220流入或流出铁电电容器240，且在一些实例中，根据不同的结果，可能导致不同的充电状态或存取线电压关于铁电电容器240是处于充电状态305-a(例如，存储逻辑0)还是处于充电状态310-a(例如，存储逻辑1)或某种其它充电状态。

当在充电状态305-a(例如，逻辑0)上对铁电电容器240执行读取操作时，额外的正电荷可累积在铁电电容器240上，且充电状态可遵循路径340直到到达电荷和电荷状态305-c的电压。流过电容器240的电荷量可与数字线215或其它接入线的本征电容或其它电容有关。在“低板极”读取配置中，与电荷状态305-a和305-c相关联的读取操作，或更一般而言，与逻辑0状态相关联的读取操作可与相对少量的电荷转移相关联(例如，与与充电状态310-a和310-c(或更一般地为逻辑1状态)相关联的读取操作相比)。

如充电状态305-a和充电状态305-c之间的过渡所示，由于电容器处电压的相对较大的变化，对于电荷的给定变化，跨铁电电容器240的所得电压350可为相对较大的正值。因此，在“板低”读取操作中读取逻辑0时，等于充电状态305-c处的V_PL和V_cap之和(例如，V_bottom-V_plate)的数字线电压可为相对较高的电压。此类读取操作可能不会改变存储电荷状态305-a的铁电电容器240的残余极化，因此，在执行读取操作之后，当移除读取电压335(例如，通过在铁电电容器240两端施加零净电压，通过使铁电电容器240两端的电压相等)时，铁电电容器240可经由路径340返回到电荷状态305-a。因此，在具有充电状态305-a的铁电电容器240上以正读取电压执行读取操作可被认为是非破坏性读取过程。

当在充电状态310-a(例如，逻辑1)上对铁电电容器240执行读取操作时，随着净正电荷在铁电电容器240上累积，存储的电荷可能反转极性，且电荷状态可沿着路径360直到到达充电状态310-c的电荷和电压。流过铁电电容器240的电荷量可再次与数字线215或其它接入线的本征或其它电容有关。在“板低”读取配置中，与电荷状态310-a和310-c相关联的读取操作，或更一般而言，与逻辑1状态相关联的读取操作可能与相对大量的电荷转移相关联(例如，与与充电状态305-a和305-c(或更一般地为逻辑0状态)相关联的读取操作相比)。

如充电状态310-a和充电状态310-c之间的过渡所示，由于电容器240处电压的相对较小变化，对于电荷的给定改变，所得电压355在某些情况下可能为相对较小的正值。因此，在“板低”读取操作中读取逻辑1时，等于充电状态310-c下的V_PL和V_cap之和(例如，V_bottom-V_plate)的数字线电压可为相对低的电压。

从充电状态310-a到充电状态310-d的转变可说明与存储器单元205的铁电电容器240的极化或电荷的极化的部分减小或部分反转(例如，从充电状态310-a到充电状态310-d的电荷Q的大小减小)相关联的感测操作。换句话说，根据铁电材料的特性，在执行读取操作之后，当移除读取电压335(例如，通过在两端施加零净电压，通过使跨铁电电容器240两端的电压相等)时，铁电电容器240可能不会返回到充电状态310-a。相反，当在具有读取电压335的充电状态310-a的读取操作之后在铁电电容器240上施加零净电压时，充电状态可遵循从充电状态310-c到充电状态310-d的路径365，从而说明极化幅度的净减小(例如，比初始充电状态310-a更不正极化的电荷状态，由电荷状态310-a和电荷状态310-d之间的电荷差说明)。因此，在具有充电状态310-a的铁电电容器240上以正读取电压执行读取操作可被描述为破坏性读取过程。然而，在一些感测方案中，仍然可将减少的残余极化读取为与饱和残余极化状态相同的存储逻辑状态(例如，支持从充电状态310-a和充电状态310-d两者检测逻辑1)，从而相对于读取操作为存储器单元205提供了一定程度的非易失性。

在启动读取操作之后，电荷状态305-c和电荷状态310-c的位置可取决于许多因素，包含特定的感测方案和电路。在一些情况下，最终电荷可取决于与存储器单元205耦合的数字线215的净电容，其可包含固有电容，积分电容器等。举例来说，如果铁电电容器240在0V与板线220电耦合且读取电压335被施加到数字线215，则当由于电荷而选择存储器单元205时数字线215的电压可能下降。从数字线215的净电容流到铁电电容器240。因此，在一些实例中，在感测组件250处测得的电压可能不等于读取电压335，或者等于电压350或355，取而代之的是电荷共享周期之后，“电压”可取决于数字线215或其它接入线的电压。

启动读取操作时，磁滞曲线300-b上的充电状态305-c和充电状态310-c的位置可取决于数字线215或其它存取线的净电容，且可确定通过负载线分析。换句话说，可相对于数字线215或其它存取线(例如，信号线)的净电容来定义充电状态305-c和310-c。结果，启动读取操作之后的铁电电容器240的电压(例如，当读取存储电荷状态305-a的铁电电容器240时的电压350，在读取存储电荷状态310的铁电电容器240时的电压355-a)可不同，且可取决于铁电电容器240的初始状态。在一些实例中，可选择由于感测操作而导致的存储器单元205的铁电电容器240的极化变化量。根据特定的感应方案。

铁电电容器240的初始状态(例如，充电状态、逻辑状态)可通过将读取操作产生的数字线215(或信号线，如果适用)的电压与参考电压(例如，经由参考图2所述的参考线255)。在一些实例中，数字线电压可为板线电压和跨铁电电容器240的最终电压的总和(例如，当读取具有存储的电荷状态305-a的铁电电容器240时的电压350，或者当读取具有存储状态305-a的铁电电容器240时的电压355。读取具有存储的电荷状态310-a)的铁电电容器240。在一些实例中，当读取具有存储的电荷状态305-a的铁电电容器240时，数字线电压可为读取电压335与电容器240两端的最终电压之间的差(例如(读取电压335-电压350))，当读取具有存储的电荷状态310-a的铁电电容器240时，其为(读取电压335-电压355)。

在一些实例中，存储器单元205的读取操作可与数字线215的固定电压相关联，其中在启动读取操作之后，铁电电容器240的充电状态可相同，而无论其初始电荷如何状态。举例来说，在将数字线215保持在固定的读取电压335的读取操作中，对于铁电电容器240最初存储电荷状态305-a的情况和对于铁电电容器240最初存储电荷状态305-a的情况，铁电电容器240都可进入充电状态370。在铁电电容器240最初存储电荷状态310-a的情况下。因此，在一些实例中，代替使用数字线215的电压差来检测初始充电状态或逻辑状态，可至少部分地基于铁电电容器240来确定铁电电容器240的初始充电状态或逻辑状态。与读取操作相关的电荷差异。举例来说，如磁滞曲线300-b所示，可基于电荷状态305-a和电荷状态370之间的电荷差Q(例如，相对少量的电荷转移)和a来检测逻辑0。可基于电荷状态310-a和电荷状态370之间的电荷差Q(例如，相对大量的电荷转移)来检测逻辑1。

在一些实例中，这种检测可由电荷转移感测放大器(CTSA)、共源共栅(例如，以共源共栅布置配置的晶体管)或数字线215和信号线(例如，感测组件250的信号线)之间的其它信号产生电路来支持，其中信号线的电压可至少部分基于启动读取操作后电容器240的电荷转移量(例如，所描述的电荷转移可对应于通过电荷转移感应放大器、共源共栅或其它信号产生电路的电荷量。在此类实例中，尽管保持了数字线215，但是可将信号线的电压与参考电压(例如，在感测组件250的感测放大器处)进行比较以确定铁电电容器240最初在固定电压电平下存储的逻辑状态。

在数字线215保持在固定的读取电压335的一些实例中，电容器240在读取操作之后可正饱和，而不管电容器240最初是否处于充电状态305-a(例如，逻辑0)或最初处于充电状态310-a(例如，逻辑1)。因此，在此类读取操作之后，电容器240可根据逻辑1状态至少暂时地充电，而不管其初始或预期逻辑状态如何。因此，至少当电容器240意图存储逻辑1状态时，可执行重写操作(例如，PRE操作)，其中，这种重写操作可包含施加写入电压325以存储逻辑1状态，如参考磁滞曲线300-a所描述。此类重写操作可被配置或以其它方式描述为选择性重写操作，因为当电容器240既定存储逻辑0状态时可能不需要施加重写电压。在某些实例中，此类存取方案可称为作为“2Pr”方案，其中用于区分逻辑0和逻辑1的电荷差可等于存储器单元205残余极化的两倍(例如，为正饱和充电状态的电荷状态305-a与为负饱和充电状态的充电状态310-a之间的电荷差)。

在一些实例中，铁电存储器架构的特性行为可基于相关联的存储器装置110(例如，存储器阵列170)的温度而改变。举例来说，饱和极化(例如，均衡电压下的电荷Q)、反冲特性(例如，铁电电容器240的线性电容、电荷对路径320、330、340或365的电压的斜率)中的一或多者、铁电电容器的充电率或极化率变化、充电或放电率)或矫顽力(例如，改变或反转极化状态所涉及的电压)至少可基于部分取决于铁电电容器的温度变化。另外或替代地，铁电电容器的电荷转移或极化变化(例如，电荷迁移率、极化迁移率)的时间导数(例如速率)可至少部分地基于铁电电容器的温度变化而变化。

在一些实例中，这种现象中的一或多者或它们的某种组合可与信号产生的特征持续时间相关联，所述特征持续时间在较低温度下相对较长，而在较高温度下相对较短。举例来说，当在相对较高的温度下用铁电电容器240读取存储器单元205时，电荷可相对快速地或以相对较大的量转移到与存储器单元205耦合的数字线215。举例来说，由于相对更快或更强的电荷转移，可在较高温度下以相对较短的持续时间来配置用于铁电存储器架构(例如，用于在架构内读取或写入铁电存储器单元)的信号产生时间。根据本文所公开的实例，当存取铁电存储器单元205时，CTAT延迟组件或响应于温度的升高而缩短特征持续时间的其它延迟组件可相应地用于支持信号产生定时。与使用PTAT延迟组件或不使用延迟组件相比，其支持与铁电存储器单元行为的改进对齐。

图4说明了根据本文所公开的实例的定时序列400的实例，所述定时序列400支持针对存储装置的基于温度的存取定时。定时序列400可说明由存储装置110执行的读取操作的相应方面，例如在具有铁电电容器240的存储器单元205上执行的读取操作。在定时序列400的实例中，读取操作可包含调节部分410，信号产生部分420和感测部分430共同可包含读取操作的相应部分。定定时列400可包含从时间405开始且在时间440结束的操作，且在在时间450结束的总时间窗口(例如，分配的时间)内执行。在一些实例中，时间405和时间之间的持续时间。450可指行地址(RAS)到列地址(CAS)的延迟，这可称为tRCD。在某些情况下(例如，对于某些存储装置体系结构和存储器单元类型)，tRCD可指存储装置收到启动(ACT)命令与存储之间的时间(例如，时钟周期数)装置可接收对与启动的字线相关联的存储器单元(或数字线)的存取(例如，读取或写入)命令。时间405和时间440之间的持续时间可被称为伪tRCD，且tRCD和伪tRCD之间的持续时间的差异与开销定时或定时容限有关，以适应各种变化。

定时序列400可说明与完成读取操作相关联的各种子操作集。举例来说，在一些用于读取铁电存储器单元205的存取方案中，定定时列400可包含18个异步定时事件，其可分布在调节部分410，信号产生部分420和感测部分430之间。举例来说，在一些用于读取DRAM存储器单元205的存取方案中，定定时列400可包含四个异步定时事件，其可分布在调节部分410，信号产生部分420和感测部分430之间。对定时序列400的讨论(包含对定时信号，延迟和操作持续时间的引用)可能与读取操作的任何数量的操作有关，且也可能与其它存取操作(例如，写入操作、重写操作、刷新操作有关)，其可包含或可不包含调节部分410、信号产生部分420和感测部分430。

定时序列400可从调节部分410开始，包含在时间405开始的读取操作的一或多个相关联的子操作。在一些实例中，时间405可与时钟信号对准或偏离时钟信号。(例如，CK信号)或从主机装置105接收的其它存取信号，或者可对准存储装置110内部的初始化时间，否则所述初始化时间与时钟信号或存取命令相关联。在一些实例中，时间405可与调节部分410的第一操作的起始(例如，由定时信号416-a起始的操作)对准。在一些实例中，可在时间405之后的某个持续时间或延迟执行调节部分410的第一操作，其中这种持续时间或延迟可取决于或可不取决于温度。

调节部分410可包含与调节，准备或以其它方式建立存储器阵列170，存取线(例如，字线210，数字线215，极板线220)或信号产生电路的条件相关的各种操作(例如，感测组件250的)在存取要读取的存储器单元205之前。在一些实例中，调节部分410可包含与偏压，预充电，均衡或以其它方式设定存储器阵列170的极板线220或公共极板节点的基线条件相关联的操作。在一些实例中，调节部分410可包含与偏压，预充电，均衡或以其它方式设定用于存储器单元205和感测组件250之间的数字线215或其它存取线的基线条件相关的操作(例如，存储器单元205和感测放大器之间的信号线)或与感测组件250耦合的参考线。在一些实例中，调节部分410可被称为数字线预充电部分。在一些实例中，调节部分410可包含与用于后续信号产生的积分器或放大电容器的电压偏压，充电或升压相关的操作。在一些实例中，调节部分410可包含与选择性地将数字线215与感测组件250耦合相关联的操作，所述操作可包含与列选择或多路复用组件相关联的操作。

在一些实例中，调节部分410的操作可具有随着温度升高而增加的特征持续时间。举例来说，调节部分410的操作持续时间可能受到温度升高时电阻增加，温度升高时晶体管载流子迁移率降低或其它现象的影响，包含本文所述的实例。在一些实例中，调节操作可与时间常数行为相关联，其中时间常数在相对较高的温度下较长，而在相对较低的温度下较短。因此，可根据延迟，持续时间或在相对较高的温度下相对较长而在相对较低的温度下相对较短的其它定时组织来执行(例如，启动，触发)调节部分410的操作。

在一个实例中，调节部分410可具有由PTAT延迟组件产生的定时信号，所述定时信号与与存储装置110的温度成比例的持续时间或延迟相关联。举例来说，在使用定时信号416-启动操作之后，a，随后的操作可能会延迟执行与温度成比例的操作的持续时间。换句话说，可在与温度成比例的某些特性延迟(例如PTAT延迟415-a)之后触发或启动后续操作。调节部分410的每个操作可由相应的定时信号416触发或起始，且可在经配置以允许所述操作完成或在某个阈值完成量内完成的相应PTAT延迟415上执行。支持与定时序列400相关联的读取操作。

通过使用PTAT延迟415或响应于温度升高而增加而响应于温度降低而降低的其它延迟，定时序列400可支持减少调节部分410的操作中的变化，否则这可能是由于关联的存储装置110的不同操作温度，并管理定时400的总体持续时间。举例来说，调节部分410在相对较高温度下的延迟增加可支持调节部分410跟踪特征时间常数行为的操作持续时间更紧密地，从而减少了由于温度变化引起的这种操作的变化。

信号产生部分420可包含与基于存取存储器单元205而产生信号相关的一或多个操作，其中此类信号可用于评估由存储器单元205存储的信息状态。信号产生部分420可包含选择存储器单元205，例如启动字线210或启动切换组件245。在一些实例中，信号产生部分420可包含与电容器240例如铁电体的电荷转移。在一些实例中，信号产生部分420可包含放大或积分电容器的电荷转移，其中这种电荷转移可至少部分地基于存取存储器单元205(例如，至少部分地基于)。(由存储器单元205存储的逻辑状态)。在一些实例中，信号展开部分420可包含电荷积分操作，所述电荷积分操作产生要与基准电压进行比较的读取信号(例如，读取电压)，所述电荷积分操作可包含电荷转移感测放大器、共源共栅或(例如，感测组件250的)信号产生电路经配置以产生读取信号的其它操作。

在一些实例中，信号产生部分420的操作可具有随着温度升高而减小的特征持续时间。举例来说，信号产生部分420的操作持续时间可能受到至少部分基于铁电电容器的温度变化而变化的铁电电容器的饱和极化特性，反冲特性或矫顽力的影响。另外或替代地，信号产生部分420的操作持续时间可能受到至少部分取决于铁电电容器的温度变化或某些其它现象(包含本文所述的实例)而改变的铁电电容器的电荷转移的时间导数或极化变化(例如，电荷迁移率、极化迁移率)的时间导数的变化的影响。在一些实例中，信号产生可与时间常数行为相关联，其中时间常数在相对较高的温度下较短，而在相对较低的温度下较长。因此，可根据延迟，持续时间或在相对较高的温度下相对较短而在相对较低的温度下相对较长的其它定时组织来执行(例如，起始、触发)信号产生部分420的操作。

在一个实例中，信号产生部分420可具有由CTAT延迟组件产生的定时信号，所述定时信号与与存储装置110的温度成反比的持续时间或延迟相关联。举例来说，在用定时信号启动操作之后在图426-a中，可将随后的操作延迟执行与温度成反比的操作的持续时间。换句话说，可在与温度成反比的某些特征延迟(例如CTAT延迟425-a)之后触发或启动后续操作。信号产生部分420的每个操作可由相应的定时信号426触发或启动，且可在经配置以允许支持与定时序列400相关联的读取操作完成或在某个完成阈值量内完成的相应CTAT延迟425上执行。

通过使用CTAT延迟425或响应于温度升高而减小且响应于温度降低而增大的其它延迟，定时序列400可支持减小信号产生部分420的操作的变化，否则所述变化可能导致从相关存储装置110的不同工作温度开始，并以其它方式管理定时序列400的整个持续时间。举例来说，在相对较高的温度下减小信号产生部分420的延迟可支持信号产生部分420跟踪特性的工作持续时间时间常数行为更加紧密，从而减少了由于温度变化引起的此类操作的变化。在一些实例中，信号产生部分420可支持与存取特定存储器架构的存储器单元相关的跟踪特征持续时间，例如改善与铁电存储器单元205的特性极化或位移的对准。

感测部分430可包含与感测、锁存或传送由存储器单元205存储的逻辑状态相关联的一或多个操作(例如，至少部分地基于在信号产生部分420期间产生的信号)。在一些实例中，感测部分430可包含将信号线或信号展开组件与感测放大器(例如，感测组件250的)耦合，或者将展开的感测信号传送到感测放大器。在一些实例中，感测部分430可包含将信号线或信号产生组件与感测放大器隔离(例如，通过停用晶体管来隔离或断开电连接)。在一些实例中，感测部分430可包含向感测放大器施加功率，例如选择性地将一或多个电压源与感测放大器耦合，这可被称为或以其它方式包含触发感测放大器或锁存感测放大器。在一些实例中，感测部分430可包含将检测到的逻辑状态(例如，锁存的读取信号)传送到输入/输出组件260，所述输入/输出组件260可支持将感测到的信息传送到主机装置105或存储器装置的某些其它部分。

在一些实例中，感测部分430的操作可具有随着温度升高而增加的特征持续时间。举例来说，感测部分430的操作的持续时间可能受温度增加的电阻增加，温度增加的晶体管载流子迁移率的减少或其它现象的影响，包含本文所述的实例。在一些实例中，感测操作可与时间常数行为相关联，其中时间常数在相对较高的温度下较长，而在相对较低的温度下较短。因此，像调节部分410一样，还可根据延迟、持续时间或在相对较高的温度下相对较长而在相对较低的温度下相对较短的其它定时组织来执行(例如，起始、触发)感测部分430的操作。

在一个实例中，感测部分430可具有由PTAT延迟组件产生的定时信号，所述定时信号与与存储装置110的温度成比例的持续时间或延迟相关联。举例来说，在使用定时信号436-启动操作之后，a，随后的操作可能会延迟执行与温度成比例的操作的持续时间。换句话说，可在与温度成比例的某些特性延迟(例如PTAT延迟435-a)之后触发或启动后续操作。感测部分430的每个操作可由相应的定时信号436触发或起始，且可在经配置以允许支持与定时序列400相关联的读取操作完成或要在某个阈值完成量内完成的相应PTAT延迟435上执行。

通过使用PTAT延迟435或响应于温度升高而增加且响应于温度降低而降低的其它延迟，定时序列400可支持感测部分430的操作变化的减小，否则所述减小可能是由于相关存储装置110的不同工作温度，并管理定时序列400的整个持续时间。举例来说，感测部分430在相对较高的温度下增加的延迟可支持感测部分430跟踪特征时间常数行为的工作持续时间更紧密地，从而减少了由于温度变化引起的这种操作的变化。

尽管定时序列400被示为以感测部分430结尾的读取操作，但是读取操作也可包含或者紧随其后的是重写操作。举例来说，在一些存取方案中，由于读取操作的结果，存储在存储器单元205中的逻辑状态可能丢失或降级，且在一些实例中，存储的逻辑状态可被重写到相同的存储器单元205，或者其它一些存储器单元205(例如，在损耗均衡操作中，在地址重新映射操作中)。在一些实例中，重写操作可包含写操作的方面。举例来说，写或重写操作可包含起始电荷转移(例如，根据参考图3A描述的根据电压315或电压325)，或者起始物理状态的一些或其它改变(例如，电荷状态、极化状态、材料状态、原子分布、组成分布)以将逻辑状态存储到存储器单元205。在各种存储体系结构中，写入或重写操作的某些部分可能与正数或负数的持续时间相关联与温度成负相关，因此，这些部分可能与PTAT延迟，CTAT延迟或其它延迟相关联，这些延迟使执行写入或重写操作部分的持续时间可跟踪与温度相关的此类部分的特性变化。

图5A和5B分别说明了定时序列500和550的实例，所述定时序列500和550支持根据本文公开的实例的用于存储装置的基于温度的存取定时。定时序列500和550中的每个定时序列可说明在第一温度T1和大于第一温度的第二温度T2下执行的读取操作。所示的每个读取操作可包含相应的调节部分410、相应的信号产生部分420和相应的感测部分430，其可为参照图4描述的相应部分的实例。每个读取操作可在相应的时间405开始且在相应的时间440结束，且每个读取操作可与在时间450结束的总时间窗口(例如，分配的时间、指定的时间)相关联。

图5A说明了与仅使用PTAT延迟(例如，不使用CTAT延迟)的读取操作相对应的定时序列500。举例来说，调节部分410-a、信号产生部分420-a和感测部分430-a中的每一者包含与与温度成比例的持续时间相关联的信号定时或其它操作触发或启动。因此，定时序列500的每个持续时间都与温度成正相关。

如定时序列500所示，在第一温度Tl执行的读取操作在总分配时间结束之前的时间440-a-1(例如，在450-a之前)结束)。然而，在第二温度T2执行的读取操作在时间440-a-2处结束，所述时间在总分配时间结束之后(例如，在450-a之后)。因此，定时序列500说明了一个实例，其中在某些情况下使用与温度成正比或正相关的操作持续时间可能导致读取操作超过分配的时间来执行读取操作(例如，超过tRCD)。根据这些和其它实例，在各种情况下，使用与温度成正相关的持续时间可能会导致存储装置110的操作落在规格之外，或者可能涉及相对较大的时间相依性规格，或者可能涉及规格。(例如存取率)在不同温度下会有所不同。尽管说明为具有所有PTAT延迟的读取操作，但是类似的考虑可能适用于具有PTAT延迟的持续时间与不依赖于温度的延迟或持续时间的组合的读取操作。

图5B说明了与使用PTAT和CTAT延迟的组合的读取操作相对应的定时序列550。举例来说，调节部分410-b和感测部分430-b中的每个包含与和温度成比例的持续时间相关联的信号定时或其它操作触发或初始化，且信号产生部分420-a中的每个包含与和温度成反比的持续时间相关联的定时或其它操作触发或启动的信号。因此，定时序列500的一些持续时间与温度成正相关，且定时序列500的一些持续时间与温度成负相关。

如定时序列550所示，在第一温度Tl下执行的读取操作在总分配时间结束之前(例如，在450-b之前)的时间440-b-1处结束。此外，在第二温度T2执行的读取操作在时间440-b-2处结束，所述时间也在总分配时间结束之前(例如，在450-b之前)。因此，定时序列550说明了一个实例，其中使用与温度正相关的一些操作持续时间和与温度负相关的一些操作持续时间可支持在更宽的温度范围内落入规格范围内的读取操作，或者具有较小的读取持续时间。总体持续时间相对于温度变化的变化。根据这些和其它实例，在各种情况下，使用与温度成正相关的一些持续时间和与温度成负相关的一些持续时间可在较宽的工作条件下支持落入规格范围内的存储装置110的操作，或者可能涉及与时间相关的规格相对较小的阈限。在一些实例中，此类技术可支持在某些情况下在较高温度下更快地发生某些操作以减少总时间的杠杆作用(例如，使用CTAT延迟和PTAT延迟以至少部分地彼此抵消)，或者以其它方式管理与温度相关的量增加。

图6说明了根据本文所公开的实例的延迟链600的实例，所述延迟链支持针对存储装置的基于温度的存取定时。延迟链600的至少一部分可为存储装置110的组件，例如装置存储控制器155，本地存储控制器165或本地存储控制器265的组件。延迟链600可包含PTAT。延迟组件605和CTAT延迟组件610，它们各自可与产生定时信号(例如，RASTimingA至RASTimingF，行地址选通(RAS)信号)相关联。在一些实例中，所产生的定时信号可与存储器裸片200的核心定时信号相关联，例如定时信号416，定时信号426或参考图4描述的定时信号436。在一些实例中，PTAT延迟组件605和CTAT延迟组件610的集体数量可对应于由延迟链600支持的存取操作的子操作的数量。在一些实例中，存储装置110可包含多个版本的延迟链600，每个延迟链600被配置用于相应类型的存取操作。另外或替代地，可将延迟链600的副本分布在存储装置110的各部分(例如，存储裸片160、存储裸片200)上，以支持对存储装置110的不同部分的存取操作。

在一些实例中，延迟链600的延迟(例如，与PTAT延迟元件相关联的延迟或持续时间，CTAT延迟元件的延迟或持续时间)可根据零件之间或零件之间的组件而变化处理或给定存储装置110的制造变化，或根据存储装置110的工作条件(例如，工作电压、工作温度)或其某种组合，可称为PVT变化。因此，尽管PTAT和CTAT延迟可用默认设定或配置制造，但在某些实例中，PTAT和CTAT延迟可进行校准(例如，作为装置级校准、作为芯片级校准、作为延迟组件级校准)以解决过程和操作条件的变化，从而减轻延迟或其它定时信号的劣化或变化。

在用于支持定时信号的延迟校准的一个实例中，延迟链600可包含可操作以校准与PTAT延迟组件605和CTAT延迟组件610相关的延迟的电路。举例来说，PTAT延迟组件605-a和605-b可布置在由非与(与非)门625-a支撑的环形振荡器620-a中。当由信号PTATCalEn启用时，环形振荡器620-a可至少部分基于的频率在高状态和低状态之间振荡(例如，包含与非门625-a的输出的振荡)。关于PTAT延迟组件605-a和605-b的特征性延迟或持续时间。另外或替代地，CTAT延迟组件610-a和610-b可布置在由NAND门625-b支撑的环形振荡器620-b中。当由信号CTATCalEn启用时，环形振荡器620-b可至少部分基于的频率在高状态和低状态之间振荡(例如，包含与非门625-b的输出的振荡、CTAT延迟组件610-a和610-b的特征性延迟或持续时间)。

为了支持各种校准操作，可选择性地启用环形振荡器620-a和环形振荡器620-b以产生振荡信号，其中可分别启用振荡信号以进行PTAT延迟校准(例如，通过启用PTATCalEn信号或CTAT延迟校准(例如，通过启用CTATCalEn信号)。在一些实例中，延迟链600可被提供有或以其它方式与存储装置110，或存储裸片200的电压源，或以其它方式调节的电压源耦合，以使得延迟链600的校准(例如，操作)可以考虑电压可变性(例如，部分到部分的电压可变性，芯片到芯片的电压可变性，组件到组件的可变性)的方式来执行环形振荡器620的“振荡”和相应的定时信号。在各种实例中，PTATCalEn和CTATCalEn可由包含延迟链600的存储装置110提供，可由与延迟链600通信的校准装置或主机装置命令，或者可直接从校准装置提供与延迟链600通信的主机装置。

在用于校准定时信号的一些实例中，对于特定条件(例如，温度)，可知道存取操作的目标持续时间或其一部分。因此，可在校准操作期间将延迟链600，或者包含延迟链600的存储芯片200或存储装置110带入特定条件(例如，移至校准温度)。在其它实例中，校准操作可响应于延迟链600或包含延迟链600的存储芯片200或存储装置110的实际状况，且校准操作可包含确定存取操作的目标持续时间。当执行校准操作时，根据观察到的条件(例如，温度)确定其一部分或一部分。可将目标持续时间与相应环形振荡器620的行为或其组合进行比较，其可包含持续时间的直接比较(例如，完成一次振荡或一定数量的振荡的持续时间与多个或多个振荡的目标持续时间的比较。或目标持续时间的整数倍)或其它比较(例如，环形振荡器620的振荡频率与对应于目标持续时间的频率的比较)。

为了校准PTAT延迟组件605，可启用环形振荡器620-a(例如，启用PTATCalEn)，且可经由扫描器的扫描来观察计数之间的持续时间，或者计数的频率或数量。计数器630。如果发现环形振荡器620-a的振荡频率或其它相应行为太慢，则可缩短一或多个PTAT延迟组件605的特征延迟。如果发现环形振荡器620-a的振荡频率或其它相应行为太快，则可延长一或多个PTAT延迟组件605的特征延迟。在一些实例中，此类方法可假定PTAT延迟组件605的建立或提供的温度相依性(例如，配置的比例常数或其它正相关特性)是可接受的，这可支持单点校准。在一些实例中，可在两个或更多个操作条件(例如，两个或更多个温度)下执行这种方法，这可支持评估PTAT延迟组件605的温度相依性。可将PTAT延迟组件605中的“一个”与接入操作的相应部分的特征温度相关性(例如，与电阻的温度相关性，与载波迁移率的温度相关性相关)进行比较，且校准操作可包含调整或以其它方式配置。一或多个PTAT延迟组件605的可变温度相依性(例如，配置比例常数)。尽管使用环形振荡器620-a的校准可直接应用于环形振荡器620-a中包含的一或多个PTAT延迟组件605的校准，但是这种校准操作的结果可应用于外部环形振荡器620-a(例如，PTAT延迟组件605-c)的其它PTAT延迟。

为了校准CTAT延迟组件610，可启用环形振荡器620-b(例如，启用CTATCalEn)，且可经由扫描的扫描观察到计数之间的持续时间，或者计数的频率或数量。计数器630。如果发现环形振荡器620-b的振荡频率或其它对应行为太慢，则可缩短一或多个CTAT延迟组件610的特征延迟。如果发现环形振荡器620-b的振荡频率或其它对应行为太快，则可延长CTAT延迟组件610中的一或多者的特征延迟。在一些实例中，这种方法可假设CTAT延迟组件610的建立或提供的温度相依性(例如，配置的比例常数或其它正相关特性)是可接受的，这可支持单点校准。在一些实例中，可在两个或更多个操作条件(例如，两个或更多个温度)下执行这种方法，这可支持评估CTAT延迟组件610的温度相依性。可将CTAT延迟组件610的“ΔT”与存取操作的相应部分的特征温度相关性(例如，与铁电电容器240的饱和极化特性，反冲特性或矫顽力的温度相关性或存取的其它温度相关性)进行比较。存储器单元205)，且校准操作可包含调整或以其它方式配置变量一或多个CTAT延迟组件610的温度相依性(例如，配置反比例常数)。尽管使用环形振荡器620-b的校准可直接应用于环形振荡器620-b中包含的一或多个CTAT延迟组件610的校准，但是这种校准操作的结果可应用于在环形振荡器620-b外部的其它CTAT延迟组件(例如，CTAT延迟组件610-c)。

用于提供定时信号的延迟链600的校准可包含适用于PTAT延迟组件605和CTAT延迟组件610的各种设定和配置。在一些实例中，为PTAT延迟组件605或CTAT延迟组件设定配置。610可包含设定熔丝或反熔丝(例如，存储器件200的存储器装置110的熔丝或反熔丝)，其可选择性地启用或禁用与相应的PTAT延迟组件605或CTAT延迟组件耦合或包含在其中的各种电路。610.在一些实例中，为PTAT延迟组件605或CTAT延迟组件610设定配置可包含为与相应的PTAT延迟组件605或CTAT延迟组件610耦合或包含在其中的电路配置电特性的可变斜率。在一些实例中，设定用于PTAT延迟组件605或CTAT延迟组件610的配置可包含配置与或耦合的可变电容。包含在相应的PTAT延迟组件605或CTAT延迟组件610中。在一些实例中，设定PTAT延迟组件605或CTAT延迟组件610的配置可包含在与相应的PTAT延迟耦合或包含在其上的电阻器上配置可变二极管。组件605或CTAT延迟组件610。在一些实例中，设定PTAT延迟组件605或CTAT延迟组件610的配置可包含配置与相应PTAT延迟组件605或CTAT延迟耦合或包含在其中的组件的逻辑阈值在一些实例中，计数器630可用于支持存取信号定时，且设定定时信号的持续时间或延迟的配置可包含配置与触发或起始存取操作的一部分相关联的相应计数值，这可对应于环形振荡器620的振荡量。

图7说明了根据本文所公开的实例的支持针对存储装置的基于温度的存取定时的存储装置705的框图700。存储器装置705可为如参照图1至图6描述的存储器装置的各方面的实例。存储器装置705可包含存储器阵列710、存取命令接收器715、存取操作管理器720、比例存储器延迟组件725和反延迟组件730。这些模块中的每一个可彼此直接或间接通信(例如，经由一条或多条总线)。

存储器阵列710可为如本文公开的存储器阵列的实例(例如，参照图1描述的存储器阵列170)。存储器阵列710可包含多个存储器单元205，其可包含电容性存储元件，铁电存储元件，材料存储元件，其它存储器架构的存储元件。

存取命令接收器715可在存储装置705处接收存取命令。在各种实例中，存取命令或相关联的存取操作可与读取命令、写入命令、重写命令、刷新命令，或任何其它存储器存取命令。

存取操作管理器720可响应于接收到的存取命令来执行存取操作。在一些实例中，执行存取操作包含执行一或多个操作的第一集合，每个操作与与存储装置705的温度成比例的相应持续时间相关联(例如，如由比例延迟组件725所控制或以其它方式受其支持)。在各种实例中，第一组操作可包含行断开操作、数字线预充电操作、单元选择操作、数字线选择操作、感测操作、锁存操作或其各种组合。

在一些实例中，执行存取操作包含执行第二组一或多个操作，每个操作与与存储装置705的温度成反比的相应持续时间相关联(例如，如由比例控制或支持的那样)延迟组件725)。在一些实例中，第二组操作可包含执行信号产生操作，所述信号产生操作包含在存储器阵列710的存储器单元与存储器阵列710的存取线之间的电荷转移或交换。操作可包含在存储器单元的铁电电容器和存取线之间起始电荷转移。

在一些实例中，比例延迟组件725可产生经配置以引入与存储装置705的温度成比例的第一延迟的第一信号。

在一些实例中，反延迟组件730可产生第二信号，所述第二信号经配置以引入与存储装置705的温度成反比的第二延迟。

图8说明了根据本文所公开的实例的存储装置805或相关联的校准装置的框图800，所述存储装置805或相关联的校准装置支持基于温度的存储装置的存取定时。存储装置805或相关联的校准装置可为参考图1至图7描述的存储装置的方面的实例或以其它方式参考。存储装置805或相关联的校准装置可包含温度相依性评估组件810、比例延迟组件815、逆延迟组件820、环形振荡计数器825、配置组件830和电压源835。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。

温度相依性评估组件810可在存储器装置处测量用于存取存储器装置的存储器单元的存取操作的第一部分的第一温度相依性。

在一些实例中，温度相依性评估组件810可在存储器装置处测量存取操作的第二部分以存取存储器装置的存储器单元的第二温度相依性。

比例延迟组件815可基于第一温度相依性来设定或包含用于存储装置的第一延迟组件的配置。在一些实例中，第一延迟组件可经配置以使得存取操作的一部分具有与存储装置的温度成比例的第一持续时间。

逆延迟组件820可基于第二温度相依性来设定或包含用于存储装置的第二延迟组件的配置。在一些实例中，第二延迟组件可经配置以使得存取操作的一部分具有与存储装置的温度成反比的第二持续时间。

在一些实例中，为了设定或包含第一延迟组件的配置，环形振荡计数器825可设定或包含与存储装置的环形振荡器的第一周期数量相对应的第一计数值。

在一些实例中，为了设定或包含第二延迟组件的配置，环形振荡计数器825可设定或包含与存储装置的环形振荡器的第二周期数量相对应的第二计数值。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可设定与存储装置相关联的熔丝或反熔丝。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可配置用于存储装置的电路的电特性的可变斜率。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可配置存储装置的组件的可变电容。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可在存储装置中包含的电阻上配置可变二极管。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可配置存储装置的组件的逻辑阈值。

在一些实例中，为了设定第一延迟组件的配置或设定第二延迟组件的配置，配置组件830可设定至少部分基于电压源的电压电平的配置与存储装置(例如，电压源835)相关联。

图9说明了流程图，所述流程图说明了根据本公开的方面的支持用于存储装置的基于温度的存取定时的一或多个方法900。方法900的操作可由本文所述的存储装置或其组件来实现。举例来说，方法900的操作可由参照图7描述的存储装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在905，存储装置可在存储装置处接收存取命令。905的操作可根据本文描述的方法来执行。在一些实例中，如参考图7所描述的，可由存取命令接收器来执行905的操作的各方面。

在910，存储装置可响应于存取命令来执行存取操作。存取操作可包含一或多个第一操作的第一集合，每个与与存储装置的温度成正比的相应持续时间相关联，和一或多个第二组操作，每个与与存储装置的温度成反比的相应持续时间相关联。存储装置的温度。910的操作可根据本文描述的方法来执行。在一些实例中，如参考图7所描述的，可由存取操作管理器来执行910的操作的各方面。

在一些实例中，本文描述的装置可执行一种或多种方法，例如方法900。所述装置可包含特征，电路，装置或指令(例如，存储指令的非暂时性计算机可读介质可由处理器执行)以用于在存储装置处接收存取命令并响应于所述存取命令而执行存取操作。存取操作可包含一或多个第一操作的第一集合，每个与与存储装置的温度成正比的相应持续时间相关联，和一或多个第二组操作，每个与与存储装置的温度成反比的相应持续时间相关联。存储装置的温度。

在本文描述的方法900和装置的一些实例中，执行一或多个操作的第一集合可包含用于使用第一延迟组件来产生第一信号的操作，特征，电路，装置或指令。延迟组件经配置以引入第一延迟，所述第一延迟可与存储装置的温度成比例。

在本文描述的方法900和装置的一些实例中，执行一或多个第二操作的集合可包含用于使用第二延迟组件产生第二信号的操作，特征，电路，装置或指令，第二延迟组件，经配置以引入与存储装置的温度成反比的第二延迟。

在本文描述的方法900和装置的一些实例中，执行一或多个操作的第一集合可包含用于执行行断开操作，执行数字线预充电操作的操作，特征，电路，装置或指令，执行单元选择操作，执行数字线选择操作或执行感测操作，执行锁存操作或执行它们的任何组合。

在本文描述的方法900和装置的一些实例中，执行一或多个第二操作的集合可包含用于执行信号产生操作的操作，特征，电路，装置或指令，所述信号产生操作包含在电子装置之间的电荷转移。存储器单元和存取线。在本文描述的方法900和装置的一些实例中，执行信号产生操作可包含用于启动存储器单元的铁电电容器与存取线之间的电荷转移的操作，特征，电路，装置或指令。

在本文描述的方法900和装置的一些实例中，存取命令包含读取命令或写入命令，重写命令或刷新命令。

图10说明了流程图，所述流程图说明了根据本公开的方面的支持用于存储装置的基于温度的存取定时的一或多个方法1000。方法1000的操作可由本文所述的存储装置或相关联的校准装置或其组件来实现。举例来说，方法1000的操作可由存储装置或相关联的校准装置执行，如参照图8所描述的。在一些实例中，执行一或多个方法1000可包含执行一组指令以控制存储器装置或相关联的校准装置的功能元件以执行所描述的功能。另外或可替代地，执行一或多个方法1000的操作可包含使用专用硬件。

在1005，所述方法可包含在存储装置处测量存取所述存储装置的存储器单元的存取操作的第一部分的第一温度相依性。可根据本文描述的方法来执行1005的操作。在一些实例中，操作1005的各方面可由温度相依性评估组件执行，如参考图8所述。

在1010，所述方法可包含基于第一温度相依性来设定用于存储装置的第一延迟组件的配置，其中第一延迟组件经配置以使得存取操作的第一部分具有第一持续时间与存储装置的温度成正比。可根据本文描述的方法来执行1010的操作。在一些实例中，如参考图8所述，可由比例延迟组件来执行1010的操作的各方面。

在1015，方法可包含在存储装置处测量存取操作的第二部分的第二温度相依性以存取存储装置的存储器单元。可根据本文描述的方法来执行1015的操作。在一些实例中，操作1015的各方面可由温度相依性评估组件执行，如参考图8所述。

在1020处，所述方法可包含基于第二温度相依性来设定用于存储装置的第二延迟组件的配置，其中第二延迟组件经配置以使存取操作的第二部分具有第二持续时间与存储装置的温度成反比。可根据本文描述的方法来执行1020的操作。在一些实例中，如参考图8所述，可由反延迟组件来执行1020的操作的各方面。

在一些实例中，如本文所描述的设备可执行例如方法1000等一或多种方法。所述设备可包含用于执行以下操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存储器装置处测量存取所述存储器装置的存储器单元的存取操作的第一部分的第一温度相依性；至少部分地基于所述第一温度相依性而设定所述存储器装置的第一延迟组件的配置，其中所述第一延迟组件经配置以致使所述存取操作的所述第一部分具有与所述存储器装置的温度成比例的第一持续时间；在所述存储器装置处测量存取所述存储器装置的所述存储器单元的所述存取操作的第二部分的第二温度相依性；以及至少部分地基于所述第二温度相依性而设定所述存储器装置的第二延迟组件的配置，其中所述第二延迟组件经配置以致使所述存取操作的所述第二部分具有与所述存储器装置的所述温度成反比的第二持续时间。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的所述配置可包含用于通过存储器装置的环形振荡器设定对应于循环的第一量的第一计数值的操作、特征、电路系统、构件或指令，且设定所述第二延迟组件的所述配置可包含用于通过存储器装置的环形振荡器设定对应于循环的第二量的第二计数值的操作、特征、电路系统、构件或指令。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的配置、设定所述第二延迟组件的配置或两者可包含用于设定与所述存储器装置相关联的熔丝或反熔丝的操作、特征、电路系统、构件或指令。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的配置、设定所述第二延迟组件的配置或两者可包含用于配置所述存储器装置的电路系统的电特性的可变斜率的操作、特征、电路系统、构件或指令。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的配置、设定所述第二延迟组件的配置或两者可包含用于配置所述存储器装置的的组件的可变电容的操作、特征、电路系统、构件或指令。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的配置、设定所述第二延迟组件的配置或两者可包含用于配置包含于所述存储器装置中的电阻器上可变二极管的操作、特征、电路系统、构件或指令。

在本文中描述的方法1000和设备的一些实例中，设定所述第一延迟组件的配置、设定所述第二延迟组件的配置或两者可包含用于配置存储器装置的组件的逻辑阈值的操作、特征、电路系统、构件或指令。

本文中描述的方法1000和设备的一些实例可进一步包含用于设定第一延迟组件的配置、设定第二延迟组件的配置或两者的操作、特征、电路系统、构件或指令，可基于与存储器装置相关联的电压源的电压电平。

应注意，本文所描述的方法是可能的实施方案，且操作和步骤可重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或更多个的部分。

描述了一种设备。所述设备可包含：存储器单元；接收器组件，其经配置以接收用于存取所述存储器单元的存取命令；第一延迟组件，其经配置以用于响应于所述存取命令而根据与所述设备的温度成比例的第一持续时间执行第一操作；以及第二延迟组件，其经配置以用于响应于所述存取命令而根据与所述设备的所述温度成反比的第二持续时间执行第二操作。

所述设备的一些实例可包含环形振荡器，且所述第一延迟组件可经配置以用于根据所述环形振荡器的循环的量执行第一操作。在一些实例中，所述第二延迟组件可经配置以用于根据所述环形振荡器的循环的第二量执行第二操作。在一些实例中，所述环形振荡器可经配置以可具有与所述设备的温度成比例的循环速率。

所述设备的一些实例可包含第二环形振荡器，且第二延迟组件可经配置以用于根据第二环形振荡器的循环的第二量来执行第二操作。在一些实例中，所述第二环形振荡器可经配置以可具有与所述设备的温度成反比例的循环速率。

在一些实例中，所述第一延迟组件、所述第二延迟组件或两者可包含可配置以产生基于设备的温度的操作延迟的可变电容。

在一些实例中，所述第一延迟组件、所述第二延迟组件或两者可包含可配置以产生基于设备的温度的操作延迟的电阻器上可变二极管。

在一些实例中，所述第一延迟组件、所述第二延迟组件或两者可包含可配置以产生基于设备的温度的操作延迟的可变逻辑阈值。

在一些实例中，所述存储器单元包含铁电电容器或操作特性或信号产生特性根据与温度成反比的持续时间而表现的其它存储组件。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载体为电子)，则FET可被称为n型FET。如果沟道是p型的(即，大部分载体为电洞)，则FET可被称为p型FET。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致信道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“启动”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中本公开所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述之、的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件来实施，则可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任何者的组合执行的软件实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。而且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文描述的实例及设计，而是被赋予与本文公开的原理及新颖特征一致的最宽范围。