一种比较器及判决反馈均衡电路

本申请提供了一种比较器及判决反馈均衡电路,比较器包括：第二级电路、第一输入电路、第二输入电路、第一交叉耦合电路和第二交叉耦合电路。其中,第一输入电路,用于在导通时的采样阶段生成第一数据端电压和第一参考端电压；第一交叉耦合电路,用于将第一数据端电压和第一参考端电压相互正反馈,生成第一差分信号；第二输入电路,用于在导通时的采样阶段生成第二数据端电压和第二参考端电压；第二交叉耦合电路,用于将第二数据端电压和第二参考端电压相互正反馈,生成第二差分信号；第二级电路,用于在重生阶段对第一差分信号或第二差分信号进行放大处理和锁存处理,以输出比较信号。本申请能够消除码间串扰的影响、提高比较器的工作速率。

2021-10-26

访问量：42

一种克服存储单元工艺浮动的MRAM差分式读取装置

本发明提供了一种克服存储单元工艺浮动的MRAM差分式读取装置,包括储存装置、灵敏放大器第一级电路以及灵敏放大器第二级电路,储存装置包括存储单元阵列和参考存储单元列；灵敏放大器第一级电路包括两列Rap电阻和一列Rp电阻,两列Rap电阻与高阻参考存储单元列连通,Rp电阻与低阻参考存储单元列连通；灵敏放大器第二级电路,与灵敏放大器第一级电路连通。减小了器件工艺浮动对读取裕量的影响,提高了读取速度。

2021-10-26

访问量：46

灵敏放大器电路、存储器

本申请涉及电路集成技术领域,公开一种灵敏放大器电路,包括：参考单元电流生成电路,用于生成参考单元电流和参考电压；电流比较电路,与参考单元电流生成电路电连接,电流比较电路用于将参考单元电流转换成参考电流,在读取存储阵列的情况下生成单元电流,并根据参考电流和单元电流形成读取电压；锁存电路,通过连接电路分别与电流比较电路和参考单元电流生成电路电连接,锁存电路用于获取参考电压和读取电压的电压差并对电压差进行正反馈得到逻辑信号；连接电路,用于在读取存储阵列的情况下将参考单元电流生成电路和锁存电路导通。由于锁存电路进行正反馈的响应时间较短,从而提高了存储器的读取速度。本申请还公开一种存储器。

2021-10-26

访问量：25

集成电路及其制造方法

揭露一种集成电路及其制造方法。集成电路包含晶体管、第一熔丝元件及第二熔丝元件。晶体管形成于第一导电层中。第一熔丝元件形成于设置于第一导电层上方的第二导电层中。第二熔丝元件形成于第二导电层中且耦接至第一熔丝元件。晶体管经由第一熔丝元件耦接至用于接收第一数据信号的第一数据线,且晶体管经由第二熔丝元件耦接至用于接收第二数据信号的第二数据线。

2021-10-22

访问量：45

存储器电路及其操作方法

提供了一种存储器电路,包括第一驱动器电路、耦合至第一驱动器电路的第一存储器单元列、第一电流源、被配置为跟踪第一存储器单元列的泄漏电流的跟踪电路,以及耦合至第一存储器单元列、第一电流源和跟踪电路的脚部电路。本发明的实施例还提供了一种操作存储器电路的方法。

2021-10-22

访问量：33

基于操作参数的电流调节技术

本申请涉及基于操作参数来调节电流的技术。一种设备可以包含放大器、反馈部件以及第一和第二电流发生器。所述放大器可以包含用于接收第一电压的输入和用于输出第二电压的输出。所述第一电流发生器可以与所述放大器的所述输出耦合,并且至少部分地基于所述第二电压产生第一电流。所述反馈部件可以与所述第一电流发生器耦合,以至少部分地基于与存储器装置相关联的工作温度修改所述第一电流。所述第一电流可以与所述工作温度成比例。所述第二电流发生器可以与所述第一电流发生器耦合,以至少部分地基于由所述反馈部件修改的所述第一电流产生第二电流。

2021-10-22

访问量：41

提供小摆动电压感测的感测放大器架构

本发明题为“提供小摆动电压感测的感测放大器架构”。本发明提出了一种感测放大器架构,该感测放大器架构由于能够感测通态存储器单元与断态存储器单元之间的较小电压摆动而可减少感测时间。该感测放大器包括感测电容器,该感测电容器在一侧上可连接到多个位线并且在另一侧上可连接到主感测放大器区段。该主区段包括由一对反相器形成的锁存器,该锁存器具有连接到电容器的输入以及由第三反相器连接到电容器的另一侧的输出。为了对锁存器进行预充电,短接输入和输出节点,然后连接电容器以基于所选择的存储器单元是通态还是断态来通过所选择的存储器单元使电容器放电。用于每个位线的编程数据锁存器可将位线偏置到编程使能或编程禁止电平。

2021-10-19

访问量：42

一种三值理想通用压控忆阻器电路模型

本发明公开了一种三值理想通用压控忆阻器电路模型,涉及电路设计技术领域,采用运算放大器、乘法器、电阻和电容设计了三值忆阻器电路模型,首先由运算放大器U1完成积分运算,通过乘法器U2、运算放大器U3构成磁通量产生电路,由乘法器U4、运算放大器U5完成除法运算,随后通过乘法器U6、乘法器U7、运算放大器U8构成电导产生电路,最后通过乘法器U9、运算放大器U10得到电流量,可用于多值数字逻辑运算、神经网络电路等领域的应用研究。

2021-10-15

访问量：38

包括双绞数字线配置的集成组件

本申请涉及包括双绞数字线配置的集成组件。一些实施例包含一种集成组件,所述集成组件具有第一叠层并且具有在所述第一叠层上方的第二叠层。第一真实数字线具有沿着所述第一叠层的第一区域,并且具有沿着所述第二叠层的第二区域。第一互补数字线具有沿着所述第一叠层的第一区域,并且具有沿着所述第二叠层的第二区域。通过感测放大器电路将所述第一真实数字线与所述第一互补数字线进行相对比较。第二数字线具有第一区域,所述第一区域沿着所述第一叠层并且横向地邻近所述第一互补数字线的所述第一区域,并且第二数字线具有第二区域,所述第二区域沿着所述第二叠层并且横向地邻近所述第一真实数字线的所述第二区域。

2021-10-12

访问量：43

读取放大器及增强负载模块读取可靠性的方法和装置

本发明公开了一种读取放大器设计,应用于MRAM单元,且包括：互相连接的偏置电路单元,基本单元,反耦合结构单元以及输出比较器。反耦合结构单元用于对冲基本单元的公共电压对偏置电路单元的偏置电压的耦合。相比于现有技术中在关键电路上增加大量电容以对抗耦合的方式,本申请在基本单元上连接一个反耦合结构单元,来应对数据选择器打开和/或关闭时,公共电压发生突变而对偏置电压造成的影响。避免了由于电容耦合造成的偏置电压的微小偏移,从而对读取裕度和准确率造成影响的问题,进而提高了读取放大器的可靠性。进一步地,利用一个简单的电路结构对抗耦合,既节省了电路版图的面积,也减少了电流环路的形成时间。

2021-10-12

访问量：36