具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

传统光电技术没有专门用于QKD系统的集成电路芯片，除了少量光学器件有少量定制产品外，现有QKD系统中，在光源子系统与接收子系统方面，都是采用大量商民用通用芯片搭建而成，在数据处理与控制上，采用一到多块FPGA(现场可编程逻辑门阵列)、存储器、通用处理器、网络处理器等电子元器件来实现，至少存在如下重大缺陷：

第一、设备体积大，成本高，且功耗较大。

第二、密钥设备容易受到网络与侧信道攻击，如现有设备基本都是商用以太网络作为交互通道，在网口采用商用协议TCP/IP协议，攻击者极容易对设备进行攻击；而且，采用众多PCB板连接构建数据处理与控制子系统，会裸露较多的数据接口，给攻击者留下较多侧信道的攻击便利。

第三、在QKD密钥生成速率(成码率)性能上很容易达到性能瓶颈，QKD系统一个很显著的特点是，最终安全密钥生成速率不高，但要求系统数据处理吞吐率很高，如对于100Km光纤QKD系统，即便在光量子发送设备以GHz工作频率发送光子，最终系统成码率大约在100kbps，而在数据处理上，要求系统必须能够处理10Gbps数据吞吐率。由于现有技术采用FPGA来完成算法数据处理，所有数据处理全部由硬件模块完成，所有的数据处理遵从单一扁平结构，后续数据处理必须等待前序数据处理完成才能开启，不但增加了数据临时存储的开销，还无法提高整个数据处理吞吐率。

第四、现有技术构架的同一设备无法适用不同QKD应用场景和成码率要求。

为了解决上述问题，本发明实施例提供了一种用于QKD系统的SOC芯片设计方案，能够完成基于BB84协议的数据处理，实现QKD系统中光源和探测器关键控制和状态参数监控。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参考图2，图2为本发明实施例提供的一种用于QKD系统的SOC构架芯片，所述QKD系统具有两个进行量子通信的光量子通信设备，该两个光量子通信设备中，一个作为光信号发送设备，另一个作为光信号探测设备，两个光量子通信设备中光信号发送设备结构以及光信号探测设备结构可以为现有QKD系统方式，本发明实施例对此不做具体限定。

所示SOC构架芯片10包括：第一互联总线11；与所述第一互联总线11连接的第一类外设接口D1；与所述第一互联总线连接的QKD模块12，QKD模块12用于与芯片所连接的所述光量子通信设备进行数据交互，完成预设QKD算法；第二互联总线13，所述第二互联总线13通过第一总线桥14与所述第一互联总线11连接，且第二互联总线13通过第二类外设接口D2与所述光量子通信设备连接，以获取所述光量子通信设备的工作参数；CPU子系统15，所述CPU子系统15与所述第一互联总线11连接，且连接有中断控制器16，所述CPU子系统15用于执行系统启停、硬件参数配置、外设驱动、应用端命令解析下发、数据调度以及流程管理中的至少一种功能。

第一互联总线11可以为AHB总线。第二互联总线13可以为APB总线。第一总线桥14可以为AHB-2-APB桥。QKD模块12可以基于现有QKD通信协议，如BB84协议，执行与通信协议相关的所有QKD算法，以实现QKD通信，具体算法是对应通信协议下的标准算法，可以基于现有软件与硬件方案实现，本发明实施例对此不做具体限定。

所述光量子通信设备的工作参数包括光信号发送设备中光源的光强参数、光信号探测设备中探测器的温度参数等。可以设置第二类外设接口D2通过多路选择器Pin MUX连接多个低速周边外设接口17，通过低速周边外设接口17与第二互联总线13连接。低速周边外设接口17包括两个i2c接口、两个uart接口、两个spi接口、两个RTC接口、一个Timer接口以及两个gpio接口。低速周边外设接口17数量以及型号可以基于芯片通信需求设定，不做具体限定。各个低速周边外设接口17在芯片内均连接第二互联总线13，对外信号通过多路选择器Pin MUX可以被软件以不同组合方式配置连接到总共64个输出引脚。

可选，本发明实施例所述SOC构架芯片中，至少所述CPU子系统15以及所述QKD模块12分别连接有一个存储器，存储器可以为SRAM(静态随机存储器)。具体存储器数量以及布局可以基于芯片使用需求设定，不局限于本发明实施例所述方式。

参考图3，图3为本发明实施例提供的另一种用于QKD系统的SOC构架芯片，图3所示方式在图2所示方式基础上，还包括：与所述第一互联总线11连接的应用端口18，所述应用端口18用于输出量子密钥。所述应用端口18为符合GMAC协议的端口。

如上述，所述QKD系统中的两个所述光量子通信设备分别为光信号发送设备和光信号探测设备，此时所述SOC构架芯片可以如图4所示。

参考图4，图4为本发明实施例提供的又一种用于QKD系统的SOC构架芯片，图4所示方式可以基于图2或图3所示方式，所述第一类外设接口D1包括：第一外设接口D11，所述第一外设接口D11用于连接所述光信号探测设备的光子探测器，完成对芯片外器件编码参数配置以及探测结果读取。第一外设接口D11通过片内TDC接口与光子信息解码模块与第一互联总线11连接。

图4所示方式中，所述SOC构架芯片单独用于QKD系统中光信号探测设备的数据处理与控制，仅可以通过第一外设接口D11连接光信号探测设备中的探测器，并通过第二类外设接口D2检测光信号探测设备中元件的工作参数。

如上述，所述QKD系统中的两个所述光量子通信设备分别为光信号发送设备和光信号探测设备，此时所述SOC构架芯片还可以如图5所示。

参考图5，图5为本发明实施例提供的又一种用于QKD系统的SOC构架芯片，图5所示方式可以基于图2或图3所示方式，所述第一类外设接口D1包括：与芯片内部的发光编码与控制模块19连接的第二外设接口D12，所述第二外设接口D12用于连接所述光信号发送设备的光源子系统，所述发光编码与控制模块19用于通过所述第二外设接口D12向所述光源子系统提供光源驱动信号。

可选的，如图5所示，所述SOC构架芯片10具有片内真随机数发生器(TRNG)20；所述第一类外设接口D1还包括：用于连接外设随机数发生器的第三外设接口D13，所述第三外设接口D13与所述片内真随机数发生器20通过一选通器21与所述发光编码与控制模块19连接。发光编码与控制模块19基于两随机数发生器对QKD系统中光信号发送设备进行随机数控制。

图5所示方式中，所述SOC构架芯片单独用于QKD系统中光信号发送设备的数据处理与控制，仅可以通过第二外设接口D12连接光信号发送设备中的光源子系统，并通过第二类外设接口D2检测光信号发送设备中元件的工作参数。

上述各个实施例所述SOC构架芯片10还包括：第三类外设接口D3，所述第三类外设接口D3单独通过一条第三互联总线与第二总线桥21连接，所述第二总线桥21连接所述第一互联总线11；第三互联总线为AXI总线。其中，所述第三类外设接口D3用于连接外部DDR3芯片，使得所述SOC构架芯片10连接外部数据与程序器，构成工作系统。

如图5所示，所述发光编码与控制模块19单独通过一条所述第三互联总线与所述第三类外设接口D3连接；所述QKD模块12单独通过一条所述第三互联总线与所述第三类外设接口D3连接。

上述各个实施例所述SOC构架芯片中，还包括：分别与所述QKD模块12以及所述第一互联总线11连接的第四类外设接口D4，所述第四类外设接口D4用于连接以太PHY芯片，以构成以太网络。第四类外设接口D4为TCP/IP协议和GMAC协议的接口。

上述各个实施例所述SOC构架芯片中，还包括：与所述第一互联总线11连接的第五类外设接口D5，所述第五类外设接口D5用于连接片外程序闪存器。第五类外设接口D5可以为eMMc接口。

基于上述各个实施例，所述SOC构架芯片还可以如图6所示，图6为本发明实施例提供的又一种用于QKD系统的SOC构架芯片，该方式中，所述SOC构架芯片同时兼具连接QKD系统中光信号发送设备与光信号探测设备的外设接口以及内置功能模块，此时芯片工作时，可以选择连接光信号发送设备与光信号探测设备中的一者，对其进行数据处理与控制。

在上述各个实施例中，可以设置所述SOC构架芯片还包括DMA控制器，与第一互联总线11连接。

本发明实施例中，各个互联总线、接口以及总线桥可以基于需求选择满足预设通信标准的类型，本发明实施例中各个互联总线、接口以及总线桥的类型不局限于本发明实施例所述方式。

下面对本发明实施例中图6所示SOC构架芯片的结构以及工作原理进行说明，而只能连接QKD系统中光信号发送与探测设备中设定一者的SOC构架芯片的结构以及工作原理可以参考下述描述，后续不再赘述。

芯片内部各个模块大部分连接到第一互联总线11的网络上，根据数据传输优先级和控制需要，不同模块设定成第一互联总线11的主、从身份。第二互联总线13通过第一总线桥14连接到第一互联总线11的网络，第三类外设接口D3通过第二总线桥21连接到第一互联总线11的网络。此外，发光编码与控制模块19直连到第三类外设接口D3作为发送原始光子信息存储到外部DDR的通道，不通过第一互联总线11互联。

所述SOC构架芯片通过如下四个外设接口与外部子系统连接：①通过支持高速信号的第二外设接口D12输出光源驱动信号至光源子系统；②通过第一外设接口D11连接外部TDC，来完成对片外TDC配置和测量结果的读入；③通过第四类外设接口D4连接以太PHY芯片，构成以太网络连接；④通过应用端口18输出量子密钥。

所述SOC构架芯片需要连接外部数据与程序器以构成自身工作系统，其中通过第三类外设接口D3连接片外DDR3芯片颗粒；通过第五类外设接口D5连接片外程序闪存器(Flash)。此外，所述SOC构架芯片通过低速周边外设接口17连接光源和接收子系统相应端口以实现对光源或探测器进行监控；通过传输高速信号的第三外设接口D13连接外部高速随机数发生器，读入随机数。

所述SOC芯片采用全新数据处理与控制构架体系，将所有QKD算法数据处理、光源和探测器接口、交互网络、片内外存储与接口等所有功能集成为一体，在片内嵌入CPU IP内核，将各个数据处理与控制硬件模块连接到内部总线上，采用软件调度数据的流向，通过软件和硬件的协同工作，最终完成量子密钥的提炼。

QKD模块12是完成量子密钥分发所有算法功能的宏模块总称，其中包含了光信号发送设备宏模块和/或光信号探测设备宏模块。SRAM是完成量子密钥分发功能所有片内存储器总称，本发明实施例的一种方式中，片内包含有16个大小不同的SRAM块，配置在不同QKD子功能模块附近，用于数据缓存。

芯片中CPU子系统15包括CPU，通过软件执行来完成对系统启停、硬件的配置和外设驱动、应用端命令解析下发、数据调度、流程管理等。采用CPU及软件实现对量子密钥生成的流程管理，增加了对数据处理的控制维度，可以实现对数据处理流程的流水线管理，提高整体数据处理吞吐率。通过软件对系统的配置，可以使得同一款芯片可以在光信号发送设备与光信号探测设备中选择，通过软件配置可以选择多种发光速率。

本发明实施例所述SOC构架芯片能大大减少设备体积、简化系统构成、增强系统可靠性、提高系统性能、减少密钥设备中侧信道攻击点、降低系统成本与功耗，有助于QKD系统模块化和形成行业标准。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。