具体实施方式

公开了一种双功率供应存储器，其中功率域可以按所期望的任何顺序被加功率或断功率。图2中示出了针对这种柔性的功率序列化而被配置的示例双功率存储器200。双功率存储器200包括存储器(MX)功率域205和核心(CX)功率域210。存储器功率供应电压VDDMX对MX功率域205供应功率，而核心功率供应电压VDDCX对CX功率域210供应功率。双功率存储器200与前面描述的双功率存储器100共享许多特征。例如，MX功率域105包括多个位单元115，并且还包括MX外围逻辑120，而CX功率域110包括CX外围逻辑160。此外，MX外围逻辑120通过PMOS头部开关晶体管P1(应当理解，本文公开的头部开关晶体管可以包括并联布置的多个头部开关晶体管)，连接到针对存储器功率供应电压VDDMX的MX功率轨。类似地，CX外围逻辑160通过PMOS头部开关晶体管P3连接到针对核心功率供应电压VDDCX的CX功率轨，而位单元115通过PMOS头部开关晶体管P2耦合到MX功率轨。

功率序列化控制器201控制MX功率域205和CX功率域210的功率接通和功率关断序列化，使得可以按特定实施方式所期望的任何顺序，将任一功率域序列化在另一功率域之前序列化接通或关断。特别地，控制器201在MX功率域205被接通或关断功率时，断言MX钳位信号。类似地，控制器201在CX功率域210被接通或关断功率时，断言CX钳位信号。这些信号被称为“钳位”信号，因为双功率存储器被配置成：通过关断头部开关晶体管P1和P3，将MX外围逻辑120和CX外围逻辑160与它们相应的功率轨隔离，来对这些钳位信号的断言进行响应。如关于双功率存储器100所讨论的，这些外围逻辑电路包括双功率存储器200的操作所需的各种外围组件，诸如行地址解码器和列地址解码器、时钟、写驱动器和感测放大器。在静态随机存取存储器(SRAM)的实施例中，每个位单元115包括一对交叉耦合的反相器。在下面的讨论中，将假设双功率存储器200是双功率SRAM，但是应当理解，本文公开的技术和电路可应用于任何合适类型的存储器，诸如动态随机存取存储器(DRAM)。

为了保存功率，双功率存储器200被配置成实施具有保持的睡眠模式、并且也实施具有非保持的睡眠模式。在具有保持的睡眠模式期间，头部开关晶体管P1和P3被关断，以将MX外围逻辑120和CX外围逻辑160与它们的功率轨隔离。但是，头部开关晶体管P1和P3也应当响应于MX钳位信号的断言或CX钳位信号的断言而关断。如本文中所使用的，当信号被充电至针对其功率域的功率供应电压时，该信号被称为进行“断言”。由于MX钳位信号是MX功率域信号，因此通过被充电到存储器功率供应电压VDDX，MX钳位信号被认为被断言。类似地，由于CX钳位信号是CX功率域信号，因此通过被充电到核心功率供应电压VDDCX，CX钳位信号被认为被断言。

为了配置双功率存储器200，使得在具有保持的睡眠模式期间、以及也在MX和CX钳位信号中的任一个被断言时，头部开关晶体管P1和P3被切换，双功率存储器200包括逻辑电路215，逻辑电路215响应于睡眠保持信号或CX钳位信号任一信号的断言，而断言逻辑输出信号。睡眠保持信号是CX功率域信号，CX功率域信号在睡眠保持模式期间被断言。如关于双功率存储器100所讨论的，位单元115在睡眠保持模式期间保持它们的内容。然而，在睡眠保持模式期间，MX外围逻辑电路120和CX外围逻辑电路160被断开，因为这些电路通过头部开关晶体管P1和P3的断开而与它们相应的功率轨隔离。以该方式，通过切断来自MX外围逻辑电路120和CX外围逻辑电路160的泄漏，双功率存储器保存功率，以在睡眠保持模式期间节省功率。

通过MX功率域205中的MX-到-CX电平移位器(LS)230，来自逻辑电路215的逻辑输出信号(如果被断言)从核心功率供应电压VDDCX电平移位到存储器功率供应电压VDDMX。注意，电平移位器230可以是关于输入信号、以及输入信号的互补进行电平移位的差分电平移位器。对于这种差分电平移位，在本文中将进一步说明逻辑电路215的一个实施例，逻辑电路215产生对应输出信号和输出信号的互补。由于MX功率域205可以在CX功率域210之前被加功率，因此在这种情况下，对电平移位器230的输入将是未知的。因此，电平移位器230通过PMOS头部开关晶体管P4连接到MX功率轨。MX钳位信号驱动头部开关晶体管P4的栅极，使得头部开关晶体管P4响应于MX钳位信号的断言而断开。因此，在MX钳位信号被断言时，电平移位器230从存储器功率供应电压VDDMX切断。或非门125利用MX钳位信号，对来自电平移位器230的电平移位的输出信号进行处理。响应于或非门125的任一输入信号的断言，或非门125的输出被放电到地。因此响应于睡眠保持信号的断言、或MX钳位信号的断言或CX钳位信号的断言，或非门125的输出将放电到地。

或非门125的输出通过MX-到-CX电平移位器225被电平移位。继而，来自电平移位器225的电平移位的输出信号又被反相器150转换，以驱动头部开关晶体管P3的栅极。将理解的是，在差分的实施例中，电平移位器225可以被配置成对真和假对的输入信号进行响应。在这种实施例中，电平移位器225将处理或非门125的输出、以及或非门125的输出的互补，以产生其电平移位的输出信号。注意，CX功率域210可以在MX功率域205之前被接通功率。在这种情况下，或非门125的输出将是未知的。因此，电平移位器225通过PMOS头部开关晶体管P5连接到CX功率轨。CX钳位信号驱动头部开关晶体管P5的栅极，使得在CX钳位信号被断言时，头部开关晶体管P5被关断。为了确保在CX钳位信号被断言时头部开关晶体管P3被关断，电平移位器225的输出通过n型金属氧化物半导体(NMOS)开关或接地晶体管M7耦合到地。CX钳位信号驱动开关晶体管M7的栅极，使得在CX钳位信号被断言时，对反相器150的输入被接地。以该方式，在CX钳位信号被断言时，头部开关晶体管P3被确保是关断的。在一个实施例中，逻辑电路215、电平移位器230、或非门125和电平移位器225被认为形成了用于以下的部件：响应于CX钳位信号或MX钳位信号的断言，关断第一头部开关(晶体管P1)和第二头部开关(晶体管P2)，并且响应于MX钳位信号和CX钳位信号的解除断言，接通第一头部开关和第二头部开关。

在不具有保持的睡眠模式期间，头部开关晶体管P2被关断以将位单元115与MX功率轨隔离。当不具有保持的睡眠模式是活动时，被指定为睡眠非保持信号的CX域控制信号被断言。但是在MX钳位信号或CX钳位信号的断言期间，头部开关晶体管P2的任何当前状态(断开或闭合)都应当被维持，使得在钳位信号中的任一信号被断言时，头部开关晶体管P2对睡眠非保持信号中的任何改变不进行响应。为了控制头部开关晶体管P2，逻辑电路220处理睡眠非保持信号和CX钳位信号，以驱动CX-到-MX电平移位器和锁存器240，锁存器240也对MX钳位信号进行响应。在一些实施例中，如图3中所示，CX-到-MX电平移位器和锁存器240可以对真输入信号(in)和假或互补输入信号(inb)两者进行响应。CX域或非门300和CX域或非门305形成逻辑电路220。CX钳位信号作为到或非门300和305两者的输入信号被接收。或非门305还接收睡眠非保持信号，而或非门300接收如由反相器310所转换的睡眠非保持信号的互补。或非门300的输出形成针对CX-到-MX电平移位器和锁存器240的in输入信号，而或非门305的输出形成inb输入信号。

如将在本文进一步说明的，如果in和inb输入信号彼此互补、并且两个钳位信号都被解除断言(被放电到地)，则CX-到-MX电平移位器和锁存器240中的锁存功能被配置成透明。在透明状态中，到CX-到-MX电平移位器和锁存器240的输入信号流过，以形成CX-到-MX电平移位器和锁存器240的电平移位的输出。在闭合状态下，CX-到-MX电平移位器和锁存器240不对输入信号进行响应，而是将其输出信号维持在进入关闭状态之前的其已处于的任何状态。如果CX钳位信号和MX钳位信号都被解除断言(被放电到地)，并且睡眠非保持信号被断言，则in输入信号将被断言，而inb输入信号将被放电。因此，锁存功能将透明，使得CX-到-MX电平移位器和锁存器240的输出信号被断言，以便断开头部开关晶体管P3。如果随钳位信号中的任一信号然后被断言，则锁存功能关闭，以维持头部开关晶体管关断。相反，如果两个钳位信号都被解除断言，同时睡眠非保持信号也被解除断言，则inb输入信号将被断言，而in输入信号将被解除断言。锁存功能再次透明，使得针对in输入信号的低状态流过以接通头部晶体管P3。如果钳位信号中的任一信号然后被断言，则锁存功能关闭，以锁存和维持其输出信号的解除断言的状态。

在图4中更详细地示出了逻辑电路215针对其中CX-到-MX电平移位器230处理真(in)输入信号和互补(inb)输入信号两者的实施例。或非门400产生in输入信号，而或非门405产生inb输入信号。如果在CX钳位信号被解除断言时睡眠保持信号被断言，则或非门400将处理两个二进制零输入信号，使得in输入信号将被断言。睡眠保持信号的断言使inb输入信号被解除断言。假设MX钳位信号也被解除断言，则CX-到-MX电平移位器230的输出将因此被断言为高，使得两个头部开关晶体管P1和P3在睡眠保持模式期间均被关断。相反，如果在CX钳位信号被解除断言时，睡眠保持信号被解除断言，则inb输入信号将被断言，而in输入信号将被解除断言。假设MX钳位信号也被解除断言以保持头部开关晶体管P4接通，来对CX-到-MX电平移位器230供应功率，则CX-到-MX电平移位器230的输出被解除断言。然后，两个头部开关晶体管P1和P3将然后被维持接通。

图5中更详细地示出了图3的CX-到-MX电平移位器和锁存器240。in输入信号驱动NMOS晶体管M1的栅极，NMOS晶体管M1具有连接到地的源极，而inb输入信号驱动NMOS晶体管M2的栅极，NMOS晶体管M2也具有连接到地的源极。如果in和inb输入信号两者都被解除断言，则针对CX-到-MX电平移位器和锁存器240的锁存功能因此关闭，因为没有输入信号能影响锁存器的状态。在关闭状态中，锁存器由与另一反相器(由NMOS晶体管M6和PMOS晶体管P9形成)交叉耦合的反相器(由NMOS晶体管M5和PMOS晶体管P6形成)来实现。晶体管M5的源极连接到地，而晶体管M5的漏极连接到晶体管P6的漏极。晶体管P6的源极通过并联布置的一对PMOS晶体管P7和P8而耦合到MX功率轨。inb输入信号驱动晶体管P7的栅极，而MX钳位信号的互补(MX钳位bar)驱动晶体管P8的栅极。因此，如果inb输入信号或MX钳位bar信号被解除断言，则由晶体管P6和M5形成的反相器将被供应功率。晶体管P6和M5的漏极形成输出节点，以用于承载来自CX-到-MX电平移位器和锁存器240的输出信号。

为了在针对锁存器的反相器之间形成交叉耦合，晶体管P6和M5的漏极连接到晶体管P9和M6的栅极。晶体管P9的源极通过并联布置的一对PMOS晶体管P10和P11而耦合到MX功率轨。MX钳位bar信号驱动晶体管P10的栅极，而in输入信号驱动晶体管P11的栅极。因此，如果MX钳位bar信号或in输入信号任一信号被解除断言，则由晶体管P9和M6形成的反相器将被供应功率。晶体管P9和M6的漏极连接到晶体管P6和M5的栅极，以完成反相器的交叉耦合。

如果MX钳位信号被断言，则针对CX-到-MX电平移位器和锁存器240的锁存功能应当被关闭。在该情况下，为了阻止MX电平移位器和锁存器240对in和inb输入信号进行响应，晶体管M1的漏极通过NMOS晶体管M3耦合到晶体管P6和M5的栅极。类似地，晶体管M2的漏极通过NMOS晶体管M4耦合到晶体管P9和M6的栅极。MX钳位bar信号驱动晶体管M3和M4的栅极，使得当MX钳位信号被断言时，in和inb输入信号不能影响输出信号的状态。MX钳位bar信号的解除断言的状态将接通两个晶体管P11和P8，使得两个反相器被供应功率。以该方式，通过反相器的交叉耦合，输出信号在MX钳位信号的断言之前所处于的任何状态被锁存。如果MX钳位信号被解除断言，则晶体管M3和M4两者将接通，使得MX电平移位器和锁存器240可以对in和inb输入信号进行响应。由于取决于针对in和inb输入信号的二进制状态，反相器中的一个反相器被关断功率，由交叉耦合的反相器形成的锁存器将透明。

现在将关于图6的流程图来讨论具有柔性功率接通序列的双功率存储器的操作方法。该方法包括：在针对核心功率供应域的功率接通时段期间，断言核心域钳位信号的动作600，针对核心功率供应域的功率接通时段由双功率存储器中的核心功率供应电压来供应功率。该方法包括：在针对核心功率供应域的功率接通时段期间，断言核心域钳位信号的动作600，核心功率供应域的功率接通时段由双功率存储器中的核心功率供应电压来供应功率。如关于双功率存储器200所讨论的CX钳位信号的断言是动作600的一个示例。该方法还包括：在针对存储器功率供应域的功率接通时段期间，断言存储器域钳位信号的动作605，针对存储器功率供应域的功率接通时段由双功率存储器中的存储器功率供应电压来供应功率。如关于双功率存储器200所讨论的MX钳位信号的断言是动作605的一个示例。注意，不存在对动作600和605的隐含的顺序，任何一个动作都可以先于另一个动作发生。该方法还包括：响应于核心域钳位信号的断言、或响应于存储器域钳位信号的断言，将存储器功率供应域中的外围逻辑与针对存储器功率供应电压的存储器域电压轨隔离的动作610。如关于双功率存储器200所讨论的头部开关晶体管P1的关断是动作610的一个示例。最后，该方法包括：响应于核心域钳位信号的断言、或响应于存储器域钳位信号的断言，将逻辑功率供应域中的外围逻辑与针对逻辑功率供应电压的逻辑域电压轨隔离的动作615。晶体管P3的关断是动作615的一个示例。不管哪个功率域被首先加功率，存储器域钳位信号和核心域钳位信号的解除断言都在加功率序列的完成之后发生。

应当理解，在不脱离本公开的范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行许多修改、替代和变化。鉴于此，本公开的范围不应当限于本文示出和描述的特定实施例的范围，因为它们仅是作为其一些示例，本公开的范围而是应当与所附权利要求及其功能等效物的范围完全相称。