一种电解质突触晶体管及其制备方法和应用
阅读说明：本技术 一种电解质突触晶体管及其制备方法和应用 (Electrolyte synaptic transistor and preparation method and application thereof ) 是由 鲁统部 姚镔玮 陈旭东 于 2021-01-04 设计创作，主要内容包括：本发明公开了一种电解质突触晶体管及其制备方法和应用,包括导电沟道和位于所述导电沟道上的石墨炔层,所述石墨炔层上覆盖有电解质。本发明在沟道和电解质之间设置石墨炔层作为浮栅存储层,电解质作为栅极,可阻隔固电解质中的离子与导电沟道接触,避免了离子在沟道中频繁插入/脱离,从而对沟道的晶格结构进行有效保护,使器件具有很好的循环稳定性。同时,本发明的电解质突触晶体管具有非易失性特性,成功模拟了各种具有代表性的突触特性,且在弯曲测试中表现出优异的稳定性和可靠性。(The invention discloses an electrolyte synapse transistor and a preparation method and application thereof. According to the invention, the graphite alkyne layer is arranged between the channel and the electrolyte to serve as a floating gate storage layer, the electrolyte serves as a grid, ions in the solid electrolyte can be prevented from contacting with the conducting channel, and the ions are prevented from being frequently inserted into or separated from the channel, so that the lattice structure of the channel is effectively protected, and the device has good circulation stability. Meanwhile, the electrolyte synaptic transistor has nonvolatile characteristics, successfully simulates various representative synaptic characteristics, and shows excellent stability and reliability in bending test.)
技术领域
本发明属于人工突触技术领域，具体涉及一种电解质突触晶体管及其制备方法和应用。
背景技术
近50年来，晶体管的尺寸和工艺创新都遵循着摩尔定律，这是集成电路行业发展的黄金法则。为了提高器件性能，人们对半导体的工艺进行了大量创新，如应变硅、高-K栅介质、金属栅、三端场效应晶体管结构等。但这些构建器件的方法工艺十分复杂。当器件的尺寸小于100nm以下时，由于短沟道效应，会引起功耗的大大增高。为了克服摩尔定律即将失效、大规模集成和制造成本带来的诸多问题，对器件的制作工艺及集成技术进行创新越来越受到人们的重视，成为后摩尔时代微电子领域的重要前沿。2016年后摩尔时代微电子器件技术的发展路线被重新定义。除此之外，互补金属氧化物半导体器件被列为国际半导体路线图中的关键研发领域。基于这条路线，通过探索基于新电子材料和工作原理的新兴器件，可以实现超高性能和超低功耗。
传统计算机是以金属氧化物半导体场效应晶体管(MOSFET)为核心器件的集成电路，为现代信息社会奠定了基础，见证了诸多领域的技术创新。然而，受到内存和中央处理器(CPU)在结构上物理分离的影响，传统计算机在海量数据处理方面存在着巨大的挑战，被称为“冯·诺依曼”瓶颈。在“大数据”时代，这一瓶颈在物联网的大范围应用普及时将变得尤为突出。人脑是一个具有高度并行计算和自适应学习能力的系统，为了解决“冯·诺依曼”瓶颈限制，人们提出了人工神经网络达到并行计算的目的，并取得了一系列突破性成果。然而，人工神经网络的算法和相关软件仍然在常规计算机上运行，导致计算能力有限、效率低等问题。比如1200个中央处理器(CPU)和180个图像处理器(GPU)实现的AlphaGo，功耗高达几十万瓦。
模拟人脑发展的神经形态计算能够以高效且节能的方式并行处理大量非结构化信息，近年来备受关注。在过去的几年里，各种人工突触器件，如双端结构的忆阻器和多端结构的神经形态晶体管，被用来构建用于神经形态计算的硬件人工神经网络。特别是利用电解液调节通道电导状态的离子门控突触晶体管，在权重更新方面表现出了良好的线性和对称性，开关电压极低，保持时间长，在超低能耗的情况下实现了接近理想的识别精度。然而，这些器件在多次循环后性能容易发生退化。
发明内容
本发明旨在至少解决上述现有技术中存在的技术问题之一。为此，本发明提出一种电解质突触晶体管，该电解质突触晶体管具有良好的稳定性。
本发明还提出上述电解质突触晶体管的制备方法和应用。
根据本发明的第一个方面，提出了一种电解质突触晶体管，包括导电沟道和位于所述导电沟道上的石墨炔层，所述石墨炔层上覆盖有电解质。
根据本发明的第一个方面，本发明至少具有如下有益效果：
在相关技术的突触晶体管中，电解质中的离子直接插入导电沟道中，离子在电解液与导电沟道之间频繁地插入/脱出，将不可避免地破坏导电沟道的晶格结构，导致器件在多次循环后发生不可逆的性能退化。本发明在导电沟道和电解质之间设置石墨炔层作为浮栅存储层，电解质作为栅极，可阻隔固电解质中的离子与导电沟道接触，避免了离子在沟道中频繁插入/脱离，从而对沟道的晶格结构进行有效保护，使器件具有很好的稳定性。同时，石墨炔是一种sp和sp2杂化碳原子组成的二维碳同素异形体，对导电金属离子，尤其是对锂离子的存储和扩散具有独特的优势。其中sp碳原子的均匀分布为金属离子的存储提供了足够的空间，使得金属离子具有很高的存储比，尤其使得锂离子的存储比高达1:3(即LiC3)，是常用石墨(LiC6)的两倍。此外，石墨炔的大孔洞(0.542nm)和较宽的层距(0.365nm)使得锂离子在平面内和平面外的扩散具有较低的势垒(0.17eV～0.84eV)。
在本发明的一些实施方式中，所述导电沟道和石墨炔层的厚度可根据具体器件结构和工作环境要求进行调节和设定。
在本发明的一些实施方式中，所述导电沟道的厚度可以设置为1～10nm，例如设置成约4nm；所述石墨炔层的厚度可以设置成2～15nm，例如设置成约7nm。
在本发明的一些实施方式中，所述电解质突触晶体管还包括位于所述导电沟道上的源电极、漏电极和侧栅电极，所述导电沟道、源电极、漏电极和侧栅电极构成平面三端型突触晶体管；所述源电极和漏电极分别位于所述石墨炔层的两侧，且所述侧栅电极上覆盖有电解质。
在本发明的一些实施方式中，所述源电极、漏电极和侧栅电极独立地采用常见的金属电极材料，包括但不限于Au/Pd，Au/Ti，Au/Cr，Au/Sc，Pt/Ti，Pd。电极厚度也可根据具体器件结构和工作环境要求进行调节和设定。
在本发明的一些实施方式中，所述源电极、漏电极和侧栅电极均为Au/Cr材料，其中Cr与二硫化钼接触，Au覆盖在Cr上。所述Cr的厚度可以设置成1～10nm，例如约5nm。所述Au的厚度可以设置成10～100nm，例如约50nm。
在本发明的一些实施方式中，所述电解质为有机物电解质，包含对电子绝缘的有机物载体和锂盐，其中锂盐提供可迁移的锂离子。
在本发明的一些实施方式中，不对所述有机物载体与锂盐的比例进行限定。不过在一些较为优选的实施方式中，所述有机物载体与锂盐的质量比为4～5:1。在一些实施例中，所述有机物载体与锂盐的质量比约为3:1。
在本发明的一些实施方式中，所述锂盐包括高氯酸锂、碳酸锂、磷酸铁锂中的至少一种。
在本发明的一些实施方式中，所述锂盐包括高氯酸锂。
在本发明的一些实施方式中，所述有机物载体为有机高分子聚合物，例如聚氧化乙烯、聚醚酰亚胺等。
在本发明的一些实施方式中，所述导电沟道为二维半导体材料。
在本发明的一些实施方式中，所述二维半导体材料包括二硫化钼、硒化钼、二硒化钨、二硫化钨、三硫化磷镍、三硒化磷镍、黑磷中的至少一种。
在本发明的一些实施方式中，所述二维半导体材料为二硫化钼。
在本发明的一些实施方式中，所述电解质突触晶体管还包括绝缘衬底，所述导电沟道位于所述绝缘衬底上。
在本发明的一些实施方式中，所述绝缘衬底包括PET、SiO2/Si、玻璃、石英中的至少一种。
在本发明的一些实施方式中，所述绝缘衬底为PET。采用PET作为绝缘衬底，可将电解质突触晶体管制成柔性器件。
根据本发明的第二个方面，提出了一种电解质突触晶体管的制备方法，包括如下步骤：
(1)在导电沟道上制备源电极、漏电极和侧栅电极；
(2)在源电极、漏电极和侧栅电极外的导电沟道表面制作石墨炔层；
(3)在步骤(2)所得样品的侧栅电极和沟道区域上覆盖电解质。
在本发明的一些实施方式中，步骤(3)中，所述覆盖电解质的方法为，在步骤(2)所得样品的表面覆盖光刻胶，利用光刻技术使沟道区域(沟道区域指的是位于源电极、漏电极和侧栅电极之间的区域，在本申请中具体为石墨炔层表面的区域)和部分侧栅电极暴露出来，然后将离子液体涂覆在侧栅电极和沟道区域上，干燥形成固态的电解质。通过光刻技术在沟道材料及侧栅电极上打开窗口，使有机物电解质仅与沟道区域、侧栅电极接触。由于光刻胶的绝缘性，极大的降低了源漏电压对有机物电解质中Li+迁移的影响。
根据本发明的第三个方面，提出了上述电解质突触晶体管在制备神经形态器件和/或可穿戴设备中的应用。
相对于现有技术，本发明具有如下有益效果：
(1)本发明的电解质突触晶体管中，固态电解质不与导电沟道直接接触，避免了离子在导电沟道中频繁插入/脱离，从而保护导电沟道的晶格结构，具有很好的稳定性。
(2)该电解质突触晶体管的编程电压脉冲为3V，该值远远小于三端存储器中使用的编程电压，具有更低的功耗；并且具有良好的开/关特性以及长的保留时间；同时由于石墨炔中嵌入的锂离子的数量可以通过电流脉冲进行精准的调控，电解质突触晶体管表现出近乎线性且对称的突触权值更新特性。
(3)该电解质突触晶体管可成功模拟各种具有代表性的突触特性，例如兴奋性突触后电流和抑制性突触后电流、双脉冲易化、尖峰频率依赖突触可塑性以及尖峰时间依赖可塑性(如Hebbian和anti-Hebbian)等，并成功模拟了Pavlovian条件反射实验。
(4)凭借石墨炔/二维半导体材料异质结和有机固态电解质薄膜优异的弯曲性能，可在PET等柔性基底上制备柔性突触晶体管器件，制得的柔性突触晶体管器件在弯曲测试中表现出优异的稳定性和可靠性。
附图说明
图1为实施例1的电解质突触晶体管的结构示意图；
图2为实施例1的电解质突触晶体管在图1中S方向的侧面结构示意图；
图3为实施例1的电解质突触晶体管在不同栅压扫速下的传输特性曲线；
图4为实施例1的电解质突触晶体管的机理解释示意图；
图5为实施例1的电解质突触晶体管突触前电脉冲(50ms)触发的兴奋型突触后电流变化；
图6为实施例1的电解质突触晶体管在不同强度的电流脉冲下，得到多个不同的电导状态；
图7为实施例1的电解质突触晶体管在不同电流下的权重更新轨迹；
图8为实施例2的柔性电解质突触晶体管的弯曲性能测试结果；
图9为在Hebbian的STDP学习规则下，实施例1的电解质突触晶体管的突触行为模拟结果；
图10为实施例1的电解质突触晶体管逻辑“与”的存内计算模拟结果。
附图标记：图1、2中，10表示SiO2/Si衬底，20表示二硫化钼，30表示漏电极，40表示源电极，50表示侧栅电极，60表示石墨炔层，70表示固体电解质。
具体实施方式
下面结合具体实施例与附图对本发明作进一步的解释和说明。
实施例1
一种电解质突触晶体管，如图1和2所示，在SiO2/Si衬底10上包括作为导电沟道的二硫化钼20，以及位于二硫化钼20上的漏电极30、源电极40和侧栅电极50，形成平面三端型突触晶体管。漏电极30、源电极40和侧栅电极50外的导电沟道表面设置有石墨炔层60作为浮栅存储层。浮栅存储层和部分侧栅电极50上覆盖有固体电解质70，固体电解质70为聚氧化乙烯和高氯酸锂的混合物(质量比为3:1)。
该电解质突触晶体管的制备方法包括如下步骤：
(1)用机械剥离的方法获得多层二硫化钼，将二硫化钼转移到PET衬底上，二硫化钼的厚度为3.753nm。然后采用激光直写光刻法和热蒸发法在二硫化钼上制备源电极、漏电极和侧栅电极。源电极、漏电极和侧栅电极均为Au/Cr材料，包括与二硫化钼接触的厚度约5nm的Cr，以及覆盖在Cr上的厚约50nm的Au。
(2)在源电极、漏电极和侧栅电极外的二硫化钼表面，使用范德华外延法生长石墨炔，石墨炔厚度为6.845m。
(3)在步骤(2)所得样品的表面覆盖光刻胶，利用光刻技术使沟道区域和部分侧栅电极暴露出来。
(4)将聚氧化乙烯和高氯酸锂(质量比3:1)溶解在20ml无水甲醇中获得离子液体，将离子液体滴蘸在沟道区域和暴露出来的侧栅电极表面，烘干形成厚约400nm的固体电解质，得到电解质突触晶体管。
实施例2
本实施例与实施例1相似，不同之处在于，将SiO2/Si衬底替换成PET衬底，最后制得柔性电解质突触晶体管。
性能测试
(1)图3为侧栅电压(Vg)以100mV/s的速度从-3V扫到3V，再从3V扫回-3V的器件传输特性曲线，扫描顺序详见图3中的顺序。当Vg＝0V时，可以观察到具有开/关比为102的逆时针迟滞现象，表明通道电导发生了非易失性变化。
(2)上述逆时针迟滞现象可通过图4所示的机理进行解释。固体电解质中的锂离子在正栅极电压下被驱动到石墨炔(GDY)表面并在材料表面聚集，随后通过石墨炔均匀分布的孔洞，插入石墨炔的夹层中[图4(a)]。测试所施加的栅压Vg小于Li+/Li(–3.045V)的氧化还原电位，因此石墨炔中嵌入的Li+可视为正电荷，通过双电层(EDL)门控效应在二硫化钼中感应出大量电子，从而提升二硫化钼的导电性。当栅极电压变为零时，在浓度梯度的驱动下，聚集在石墨炔表面的锂离子逐渐扩散回到电解质中。相反，嵌入在石墨炔中的Li+非常稳定，以至于撤掉侧栅电压后它们仍然被捕获在石墨炔中，体现出器件的非易失性[图4(b)]。当Vg＜0V时，嵌入石墨炔的Li+在反向电场的驱动下，从石墨炔中脱离出来，从而使二硫化钼沟道的电导恢复到其初始状态[图4(c)]。
(3)如图5所示，控制读取电流Vd＝100mV，当在侧栅电极上施加一个电压脉冲(1.0V，50ms)时，电解质突触晶体管得到一个正向电流尖峰(Spike)响应，即EPSC。撤去侧栅电压脉冲后，沟道电流会逐渐由峰值衰退至初始状态。
(4)通过电流脉冲刺激(0.1pA～1pA，step 0.1pA)进行测试，读取电压为0.1V，可以得到多个不同的电导状态，如图6所示。由于电流脉冲驱动插入/脱离的锂离子数量可以被精确控制(Q＝I_SG×t)，电解质突触晶体管的电导状态变化值(ΔG)较为稳定，为形成一个线性且对称的电导更新轨迹提供了条件。
(5)依次施加20个正电流脉冲(0.1pA，50ms)及20个负电流脉冲(0.1pA，50ms)，间隔50ms对电解质突触晶体管进行测试，结果如图7所示。电解质突触晶体管表现出近乎完美的线性和对称性权重更新轨迹。在上升和下降过程中，得到了足够多且稳定的电导状态(见图7内部的插图)。
(6)对实施例2的柔性电解质突触晶体管进行不同弯曲半径的LTP/LTD测试，结果如图8所示，其中图8(a)中，脉冲数0～2000之间为平整的初始状态，脉冲数2000～4000之间为折叠状态[折叠状态为向电解质突触晶体管的正面(即负载有导电沟道、源电极、漏电极及其他材料的一侧)弯曲，弯曲半径为2.5mm]，脉冲数4000～6000阶段为弯曲状态(指的是向电解质突触晶体管的背面弯曲，弯曲半径为2.5mm)。测试结果反映出电解质突触晶体管展示出稳定且可重复的循环特性，在弯曲和折叠状态下的LTP/LTD曲线也表现出良好的线性度和对称性以及大量的有效电导状态和高电导比(Gmax/Gmin)。图8(b)反映在1000个连续弯曲循环后，该器件开/关电流状态无衰减现象。
(7)在Hebbian的STDP学习规则下，电解质突触晶体管的突触行为模拟行为如图8所示。突触前尖峰脉冲Vpre和突触后尖峰脉冲Vpost分别施加到侧栅电极和漏电极。每次读取电压为0.1V的条件下，定义STDP学习前的突触权重为初始权重(W0)，经过STDP训练后的突触权重为WSTDP，因此，突触权重的变化定义为ξ＝(WSTDP-W0)/W0×100％。如图9(a)所示，Hebbian学习规则是通过应用Δtpost-pre(突触前脉冲先于突触后脉冲到达的时间间隔)间隔的双三角形突触前和突触后尖峰脉冲来实现的。如图9(b)所示，当突触前脉冲先于突触后脉冲到达，即Δtpost-pre>0时，器件表现出LTP突触行为；相反地，当Δtpost-pre<0时，器件表现出LTD突触行为。随着|Δtpost-pre|值的增加，器件的可塑性逐渐消失。
(8)图10为电解质突触晶体管逻辑“与”的存内计算模拟结果。采用两个信号输入(1V，2s)和一个调制输入(–1V，2s)对“与”逻辑存储器的功能进行模拟。在IN1＝IN2＝“0”(即IN-00)的情况下，器件输出电流低于10-10A，对应于逻辑“0”。当输入信号被撤销时，器件实现了-00逻辑的存储，继续保持高电阻状态。在IN-10和IN-01的情况下，器件同样进行了逻辑“0”的输出，撤掉输入信号后，高电阻状态没有改变。另一方面，在IN-11(VG1＝VG2＝1V)的情况下，器件获得较高的电流输出(～10-6A)，对应于逻辑“1”。