具体实施方式

以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”在图1的半导体装置10中表示朝向上侧的面。同样地，“上”在图1的半导体装置10中表示上侧的方向。“背面”和“下表面”在图1的半导体装置10中表示朝向下侧的面。同样地，“下”在图1的半导体装置10中表示下侧的方向。根据需要，在其他的图中也表示相同的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只是便于确定相对的位置关系的表述，并不限定本发明的技术思想。例如，“上”和“下”不一定表示相对于地面的铅锤方向。也就是说，“上”和“下”的方向不限于重力方向。

首先，使用图1和图2说明半导体装置。图1是半导体装置的侧截面图，图2是半导体装置的俯视图。应予说明，图1是与图2的单点划线α-α对应的部位的截面图。此外，在图2中，仅记载有半导体装置10的陶瓷电路基板20a、20b。

如图1所示，半导体装置10具有陶瓷电路基板20a、20b和散热板60，该散热板60介由焊料(省略图示)设置有陶瓷电路基板20a、20b。如图2所示，在陶瓷电路基板20a、20b，配置有半导体芯片30a、30b、40a、40b。此外，半导体装置10具有壳体部70和盖部74，该壳体部70介由粘接剂(省略图示)设置于散热板60的周边部而包围陶瓷电路基板20a、20b，该盖部74设置于壳体部70的开口上部。此外，在壳体部70和盖部74，安装有布线部件71、72、73。布线部件71的一端电接合于陶瓷电路基板20a，另一端作为端子71a而露出于壳体部70。布线部件72的一端电接合于陶瓷电路基板20b，另一端作为端子72a而露出于壳体部70。布线部件73的一端电接合于陶瓷电路基板20a，另一端作为端子73a而露出于壳体部70。并且，壳体部70内的陶瓷电路基板20a、20b被硅凝胶、封装树脂等封装部件75封装。

如图1及图2所示，陶瓷电路基板20a、20b具有绝缘板21a、21b、形成于绝缘板21a、21b的正面的导电图案22a1～22a3、22b1～22b3、和形成于绝缘板21a、21b的背面的金属板23a、23b。应予说明，导电图案22a1～22a3、22b1～22b3的形状、数量和配置是一例。绝缘板21a、21b由导热性优异的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。导电图案22a1～22a3、22b1～22b3由导电性优异的铜或铜合金等金属构成。金属板23a、23b由导热性优异的铝、铁、银、铜或至少含有这些金属中的一种的合金等金属构成。作为具有这样的构成的陶瓷电路基板20a、20b，例如能够使用DCB(Direct Copper Bonding，直接铜键合)基板、AMB(Active Metal Brazed，活性金属钎焊)基板。陶瓷电路基板20a、20b能够介由导电图案22a2、22b2、绝缘板21a、21b和金属板23a、23b使由半导体芯片30a、30b、40a、40b产生的热传导到图1中的下侧而散热。应予说明，导电图案22a1～22a3、22b1～22b3的厚度优选为0.10mm以上且1.00mm以下，更优选为0.20mm以上且0.50mm以下。此外，在这样的陶瓷电路基板20a的导电图案22a2，经由焊料(省略图示)接合有布线部件71。在导电图案22b2，经由焊料(省略图示)接合有布线部件72。在导电图案22a3，经由焊料(省略图示)接合有布线部件73。应予说明，在导电图案22a2、22b2、22a3中示出的方形表示布线部件71、72、73的接合区域。

半导体芯片30a、30b由硅或碳化硅构成，并包括例如IGBT、功率MOSFET(MetalOxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等开关元件。这样的半导体芯片30a、30b例如在背面具备作为主电极的输入电极(漏电极或集电极)，在正面具备控制电极(栅电极)和作为主电极的输出电极(源电极或发射极)。上述的半导体芯片30a、30b的背面侧通过焊料(省略图示)连接到导电图案22a2、22b2上。半导体芯片40a、40b由硅或碳化硅构成，并包括例如SBD(Schottky Barrier Diode，肖特基势垒二极管)、PiN(P-intrinsic-N，P-本征-N)二极管等FWD元件。这样的半导体芯片40a、40b在背面具备作为主电极的输出电极(阴极电极)，在正面具备作为主电极的输入电极(阳极电极)。上述的半导体芯片40a、40b的背面侧通过焊料(省略图示)连接到导电图案22a2、22b2上。

对于这样的陶瓷电路基板20a、20b和半导体芯片30a、30b、40a、40b，布设有以下的导线50。应予说明，在图1和图2中，将控制用布线以外的连接各部件之间的导线总称为导线50。作为控制用布线的导线55a、55b分别电接合于导电图案22a1、22b1和半导体芯片30a、30b的栅极。其他的导线50适当地电接合于半导体芯片30a、30b、半导体芯片40a、40b、导电图案22a3、22b3之间。应予说明，这些导线50由导电性优异的铝、铜等金属或至少含有这些金属中的一种的合金等构成。此外，这些导线的直径为100μm以上且1.00mm以下。优选地，这些导线的直径为250μm以上且500μm以下。如果这些导线的直径小于250μm，则每1根导线的容许电流小，需要大量导线，所以半导体芯片30a、30b、40a、40b的接合位置增多，接合位置处的导电时的发热量会增加。此外，如果这些导线的直径大于500μm，则在与半导体芯片30a、30b、40a、40b接合时需要过大的力，半导体芯片30a、30b、40a、40b有可能会破损。

布线部件71、72、73由导电性优异的铝、铁、银、铜或至少含有这些金属中的一种的合金构成。此外，为了使耐腐蚀性提高，例如可以通过镀覆处理等在布线部件71、72、73的表面形成镍、金等金属。具体地，除了镍、金之外，还有镍-磷合金、镍-硼合金等。进而，可以在镍-磷合金上层叠金。

散热板60由例如导热性优异的铝、铁、银、铜或至少含有这些金属中的一种的合金构成。此外，为了使耐腐蚀性提高，例如可以通过镀覆处理等在散热板60的表面形成镍等材料。具体地，除了镍之外，还有镍-磷合金、镍-硼合金等。应予说明，还能够经由焊锡或银焊料等在该散热板60的背面侧安装冷却器(省略图示)来使散热性提高。该情况下的冷却器由例如导热性优异的铝、铁、银、铜、或者至少含有这些金属中的一种的合金等构成。此外，作为冷却器，能够应用散热片或者由多个散热片构成的散热器、以及利用水冷的冷却装置等。此外，散热板60可以与这样的冷却器一体地构成。在该情况下，散热板60由导热性优异的铝、铁、银、铜、或者至少含有这些金属中的一种的合金构成。并且，为了使耐腐蚀性提高，例如可以通过镀覆处理等在与冷却器一体化了的散热板60的表面形成镍等材料。具体地，除了镍以外，还有镍-磷合金、镍-硼合金等。壳体部70和盖部74分别呈例如箱状和平板状，并且由热塑性树脂构成。作为这样的树脂，有PPS树脂、PBT树脂、PBS树脂、PA树脂或ABS树脂等。此外，壳体部70和盖部74形成有供布线部件71、72、73的端子71a、72a、73a插入的开口孔(省略图示)。

接下来，使用图3说明半导体芯片30a、30b的详情。应予说明，以下将半导体芯片30a、30b总称为半导体芯片30。图3是半导体芯片的俯视图。半导体芯片30在俯视时呈矩形状，并且在其正面的端部中央部具备栅极31(控制电极部)、有源区32(输出电极部)和从栅极31起延伸于有源区32的栅极流道33。应予说明，半导体芯片30的尺寸例如纵、横分别为7mm以下。

栅极31接收控制电压。有源区32是在接合导线50且半导体芯片30处于导通状态时输出输出电流的区域。如图3所示，这样的有源区32由夹着栅极流道33而分别配置的电极区32a、32b构成。此外，电极区32a、32b分别是设置有多个IGBT的晶体管区。电极区32a、32b之间彼此绝缘，并且电极区32a、32b分别输出独立的输出电流。栅极流道33沿着作为晶体管区的电极区32a、32b的边界部而设置。应予说明，电极区32a、32b的详情将在后面描述。栅极流道33电连接于电极区32a、32b的各IGBT(或功率MOSFET)的栅极。

此外，在半导体芯片30的电极区32a、32b的正面分别沿着X方向和Y方向以格子状设定有多个接合区域35。接合区域35是能够接合导线50的区域。在各接合区域35，各能够接合1根导线50。在图3的情况下，设定有纵向6个接合区域35、横向6个接合区域35，合计36个接合区域35。应予说明，在图3中，为了方便，沿着X(横)方向上标注[1]～[6]，在Y(纵)方向上标注[a]～[f]。此外，根据需要，接合区域35有时表示为A。因此，例如，在36个接合区域35之中，与X方向上为[3]且Y方向上为[c]的位置相对应的接合区域35表示为A3c。

接着，使用图4说明导线与这样的半导体芯片30的接合位置。图4是用于说明实施方式中的导线与半导体芯片的接合位置的图。应予说明，在图4中，以将5根导线50与半导体芯片30的电极区32a、32b接合的情况为例进行说明。此外，以下，不限于半导体芯片30，在半导体芯片40a、40b的情况下也能够同样地应用。

在图4中，在接合5根导线50的情况下，在半导体芯片30的电极区32a、32b沿着X方向和Y方向分别设定有6个格子状的接合区域35。接合区域35可以沿着X方向和Y方向设定为按等于或多于导线50的根数的数量进行划分而成的格子状。在图4所示的半导体芯片30的电极区32a、32b的多个接合区域35之中，在5处的被接合区域36(图4中的斜线区域)各接合1根导线50，合计接合5根导线50。此外，此时，电极区32a、32b的各接合多根导线50中的1根的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和在与X方向正交的Y方向上各不重复。应予说明，根据需要，被接合区域36有时表示为B。例如，在5处的被接合区域36之中，与X方向上为[5]且Y方向上为[b]的位置相对应的被接合区域36有时表示为B5b。

例如，说明5处被接合区域36中的被接合区域36(B1f)以外的被接合区域(B2a、B4e、B5b、B6d)。被接合区域(B2a、B4e、B5b、B6d)被设定为与全部接合区域35中在包含被接合区域36(B1f)的X方向和Y方向上分别排列的接合区域35(A1f～A6f、A1a～A1f)不重复。即，被接合区域36(B1f)以外的被接合区域(B2a、B4e、B5b、B6d)设置在包含被接合区域36(B1f)的接合区域35(A1f～A6f、A1a～A1f)以外的接合区域。此外，被接合区域36(B2a)以外的被接合区域(B1f、B4e、B5b、B6d)、被接合区域36(B4e)以外的被接合区域(B1f、B2a、B5b、B6d)、被接合区域36(B5b)以外的被接合区域(B1f、B2a、B4e、B6d)、被接合区域36(B6d)以外的被接合区域(B1f、B2a、B4e、B5b)也依与上述同样的关系而设置。通过这样设定供导线50接合的被接合区域36，能够将导线50分散地接合于半导体芯片30的电极区32a、32b。此外，此时，在半导体芯片30的电极区32a、32b的中央部的接合区域35(A3c、A3d、A4c、A4d)的禁止接合区域37不接合导线50。应予说明，电极区32a、32b的作为禁止接合区域37的中央部例如是从电极区32a、32b的中点起到距离L1的范围，该距离L1是从电极区32a、32b的中点起到半导体芯片30的边的距离的例如25％。该距离L1能够适当地设定。

接下来，使用图5说明接合有导线50的在半导体芯片30通电时的电极区32a、32b的表面温度。图5是用于说明实施方式的半导体芯片的表面温度的图。图5所示的温度分布图像80表示分别与图4的被接合区域36对应的斜线区域和由相同温度范围的集合形成的线(虚线T1～T5)以预定的间隔连接而成的线组。由虚线T1包围的区域表示119℃～130℃的温度分布。由虚线T2包围的区域表示116℃～119℃的温度分布。由虚线T3包围的区域表示112℃～116℃的温度分布。由虚线T4包围的区域表示109℃～116℃的温度分布。由虚线T5包围的区域表示105℃～109℃的温度分布。根据该温度分布图像80可知，在电极区32a、32b中，温度几乎均匀地分布于整体，虽然温度高的区域(T1)位于中央，但该区域(T1)较小，整体上没有温度高的区域不均分布的情形。此外，此时的半导体芯片30的发热温度为124℃左右。

这里，使用图6说明相对于图4的情况的参考例的半导体芯片。图6是用于说明参考例的导线与半导体芯片的接合位置的图。应予说明，在图6中，也与图4同样地，以将5根导线50与半导体芯片30的电极区32a、32b接合的情况为例进行说明。此外，在图6中，也是将5根导线50分别接合在半导体芯片30的电极区32a、32b的多个接合区域35(A)中的5处被接合区域36(图6中的斜线区域：B)。

图6的半导体芯片30在多个接合区域35中的接合区域35(A1a、A2a、A4f、A5f、A6f)分别接合导线50来设定被接合区域36(B1a、B2a、B4f、B5f、B6f)。通过这样将导线50接合于电极区32a、32b的对角线上的角部，从而避开在半导体芯片30通电时温度最高的中央部而期望抑制温度的上升。

接下来，使用图7说明图6的接合有导线50的在半导体芯片30通电时的电极区32a、32b的表面温度。图7是用于说明参考例的半导体芯片的表面温度的图。图7所示的温度分布图像80a与图5同样地，表示分别与图6的被接合区域36对应的斜线区域和由相同温度范围的集合形成的线(虚线T1～T5)以预定的间隔连接而成的线组。根据该温度分布图像80a可知，温度以跨越位于电极区32a、32b的对角线上的角部的被接合区域36的方式上升。特别地，可以看出电极区32a、32b的中央部是温度高的虚线T1、T2的温度分布。这可认为在对角线上的被接合区域36之间产生了热干扰，发生了半导体芯片30的电极区32a、32b的中央部的温度上升。这样，图6和图7的虚线T1、T2的温度分布的范围大于图4和图5的虚线T1、T2的温度分布的范围。并且，此时的半导体芯片30的发热温度为127℃左右，相对于图5的半导体芯片30的发热温度上升2.5％左右。

上述的半导体装置10包括在正面具备电极区32a、32b的半导体芯片30、和分别接合于电极区32a、32b的多根导线50。此时，电极区32a、32b的分别与多根导线50接合的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和在与X方向正交的Y方向上各不重复。由此，导线50分散地接合于半导体芯片30的电极区32a、32b，从而在电极区32a、32b中温度几乎均匀地分布于整体，温度高的区域的不均分布受到抑制。其结果，能够抑制半导体芯片30的发热温度的上升，能够抑制半导体装置10的可靠性的降低。

进而，在图4的情况下，使导线50接合于电极区32a、32b的外边部。因为在半导体芯片30中电极区32a、32b的中央部的温度上升特别高，所以这是为了抑制进一步的温度上升。应予说明，电极区32a、32b的外边部是从电极区32a、32b的各边起到距离L2的范围，该距离L2是从电极区32a、32b的中点起到半导体芯片30的边的距离的例如50％。该距离L2能够适当地设定。

此外，在例如半导体芯片30包含作为由碳化硅构成的开关元件的SiC-MOSFET、SiC-SBD的情况下，可以流通大电流。另一方面，在这些半导体芯片30中，接合有导线50的被接合区域36容易温度上升。因此，若这样将导线50接合于被接合区域36，则能够抑制半导体装置10的温度上升而切实地应对大电流。应予说明，在本实施方式中，对于图4以外的情况，电极区32a、32b的中央部及外边部也与图4的范围相同。

接下来，使用图8说明将4根导线50与半导体芯片30的电极区32a、32b接合的情况。图8是用于说明实施方式的导线与半导体芯片的接合位置的图。与图4同样地，图8所示的半导体芯片30也具备电极区32a、32b，并且设定有多个接合区域35。此外，在图8中，为了接合4根导线50，在半导体芯片30的电极区32a、32b沿着X方向和Y方向分别设定有6个格子状的接合区域35。接合区域35可以沿着X方向和Y方向设定为按等于或如图那样多于导线50的根数的数量进行划分而成的格子状。更优选地，接合区域35沿着X方向和Y方向设定为按与导线50的根数相同的数量进行划分而成的格子状。在多个接合区域35之中，在4处的被接合区域36(图8中的斜线区域)各接合1根导线50，合计接合4根导线50。此时，电极区32a、32b的分别与多根导线50接合的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和在与X方向正交的Y方向上各不重复。

说明4处被接合区域36中的例如被接合区域36(B1f)以外的被接合区域(B2a、B5b、B6e)。被接合区域(B2a、B5b、B6e)是从全部接合区域35除去在包含被接合区域36(B1f)的X方向和Y方向上分别排列的接合区域35(A1f～A6f、A1a～A1f)以外的接合区域中的某一个。即，被接合区域36(B1f)以外的被接合区域(B2a、B5b、B6e)设置在包含被接合区域36(B1f)的接合区域35(A1f～A6f、A1a～A1f)以外的接合区域。此外，被接合区域36(B2a)以外的被接合区域(B1f、B5b、B6e)、被接合区域36(B5b)以外的被接合区域(B1f、B2a、B6e)、被接合区域36(B6e)以外的被接合区域(B1f、B2a、B5b)也依与上述同样的关系而设置。

作为针对这样的图8的情况的参考例，使用图9说明简单地在半导体芯片30的电极区32a、32b的四角分别接合导线50的情况。图9是用于说明参考例的导线与半导体芯片的接合位置的图。如图9所示，在半导体芯片30的电极区32a、32b的各角部的接合区域35(A1a、A1f、A6a、A6f)分别设定有被接合区域36(B1a、B1f、B6a、B6f)。但是，若在半导体芯片30的电极区32a、32b的四角处设定被接合区域36(B1a、B1f、B6a、B6f)，则在被接合区域36(B1a、B1f、B6a、B6f)之间产生热干扰。其结果，半导体芯片30的电极区32a、32b的中央部的温度上升高，从而图9的半导体芯片30的发热温度会高于图8的情况。

因此，通过如图8所示设定供4根导线50接合的被接合区域36，能够将导线50分散地接合于半导体芯片30的电极区32a、32b。此外，此时，使得在半导体芯片30的电极区32a、32b的中央部的接合区域35(A3c、A3d、A4c、A4d)的禁止接合区域37不接合导线50。由此，导线50分散地接合于半导体芯片30的电极区32a、32b，从而在电极区32a、32b中温度几乎均匀地分布于整体，温度高的区域的不均分布受到抑制。其结果，能够抑制半导体芯片30的发热温度的上升，能够抑制半导体装置10的可靠性的降低。

接着，使用图10说明将6根导线50与半导体芯片30的电极区32a、32b接合的情况。图10是用于说明实施方式的导线与半导体芯片的接合位置的图。与图4和图8同样地，图10所示的半导体芯片30也具备电极区32a、32b，并且设定有多个接合区域35。此外，在图10中，为了接合6根导线50，在半导体芯片30的电极区32a、32b沿着X方向和Y方向分别设定有6个格子状的接合区域35。接合区域35可以沿着X方向和Y方向设定为按等于或多于导线50的根数的数量进行划分而成的格子状。更优选地，如图10所示，接合区域35沿着X方向和Y方向设定为按与导线50的根数相同的数量进行划分而成的格子状。在多个接合区域35之中，在6处的被接合区域36(图10中的斜线区域)各接合1根导线50，合计接合6根导线50。此时，电极区32a、32b的分别与多根导线50接合的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和在与X方向正交的Y方向上各不重复。

图10的情况下的被接合区域36分别设置于中央部的禁止接合区域37以外的电极区32a、32b。此外，此时，从6个被接合区域36中选择的以2个为一组的被接合区域36的全部组设置为相对于中心点呈点对称。例如，一组被接合区域36(B1c、B6d)设置为相对于中心点呈点对称。此外，一组被接合区域36(B2e、B5b)设置为相对于中心点呈点对称。此外，一组被接合区域36(B3a、B4f)设置为相对于中心点呈点对称。进而，被接合区域36配置为相对于电极区32a、32b的对角线D呈线对称。例如，一组被接合区域36(B1c、B3a)设置为相对于对角线D呈线对称。此外，一组被接合区域36(B2e、B5b)设置为相对于对角线D呈线对称。此外，一组被接合区域36(B4f、B6d)设置为相对于对角线D呈线对称。

在偶数根导线50的情况下，能够这样对半导体芯片30的电极区32a、32b配置偶数个被接合区域36。在此情况下，被接合区域36能够配置为相对于中心点呈点对称。进而，被接合区域36能够配置为相对于电极区32a、32b的对角线D呈线对称。通过这样配置被接合区域36，并且在各个被接合区域36各接合1根导线50，从而使导线50分散地接合于半导体芯片30的电极区32a、32b。由此，在电极区32a、32b中，温度几乎均匀地分布于整体，温度高的区域的不均分布受到抑制。其结果，能够抑制半导体芯片30的发热温度的上升，能够抑制半导体装置10的可靠性的降低。

在以上的描述中，半导体芯片30的电极区32a、32b的接合区域35的划分数是一个例子。不限于在X方向上划分为6个且在Y方向上划分为6个的情况，而能够根据电极区32a、32b的面积、导线50的根数和直径来适当地设定。对于偶数根的导线50，只要对半导体芯片30的电极区32a、32b配置偶数个被接合区域36即可。因此，作为另外的例子，使用图11说明将半导体芯片30的电极区32a、32b在X方向上划分为4个且在Y方向上划分为4个的情况。图11是用于说明实施方式的导线与半导体芯片的接合位置的图。应予说明，这里，对半导体芯片30的电极区32a、32b接合4根导线50。如图11所示，为了接合4根导线50，在半导体芯片30的电极区32a、32b沿着X方向和Y方向分别设定有4个格子状的接合区域35。接合区域35可以沿着X方向和Y方向设定为按等于或大于导线50的根数的数量进行划分而成的格子状。更优选地，如图11所示，接合区域35沿着X方向和Y方向设定为按与导线50的根数相同的数量进行划分而成的格子状。在多个接合区域35之中，在4处的被接合区域36(图11中的斜线区域)各接合1根导线50，合计接合4根导线50。此时，电极区32a、32b的分别与多根导线50接合的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和在与X方向正交的Y方向上各不重复。此外，此时，从4个被接合区域36中选择的以2个为一组的被接合区域36的全部组设置为相对于中心点呈点对称。例如，一组被接合区域36(B1c、B4b)设置为相对于中心点呈点对称。此外，一组被接合区域36(B2a、B3d)设置为相对于中心点呈点对称。进而，这样的被接合区域36设置为，使连结被接合区域36(B1c、B4b)的直线与连结被接合区域36(B2a、B3d)的直线大致正交。

作为另外的例子，使用图12说明将半导体芯片30的电极区32a、32b在X方向上划分为8个且在Y方向上划分为8个的情况。图12是用于说明实施方式的导线与半导体芯片的接合位置的图。应予说明，这里，对半导体芯片30的电极区32a、32b接合8根导线50。如图12所示，为了接合8根导线50，在半导体芯片30的电极区32a、32b沿着X方向和Y方向分别设定有8个格子状的接合区域35。接合区域35可以沿着X方向和Y方向设定为按等于或大于导线50的根数的数量进行划分而成的格子状。更优选地，如图12所示，接合区域35沿着X方向和Y方向设定为按与导线50的根数相同的数量进行划分而成的格子状。在多个接合区域35之中，在8处的被接合区域36(图12中的斜线区域)各接合1根导线50，合计接合8根导线50。此时，电极区32a、32b的分别与多根导线50接合的多个被接合区域36配置为俯视时在与半导体芯片30的一边平行的X方向上和与X方向正交的Y方向上上各不重复。此外，此时，从8个被接合区域36中选择的以2个为一组的被接合区域36的全部组设置为相对于中心点呈点对称。例如，一组被接合区域36(B1d、B8e)设置为相对于中心点呈点对称。此外，一组被接合区域36(B2f、B7c)设置为相对于中心点呈点对称。此外，一组被接合区域36(B3b、B6g)设置为相对于中心点呈点对称。此外，一组被接合区域36(B4h、B5a)设置为相对于中心点呈点对称。

对于半导体芯片30的电极区32a、32b，也能够如图11和图12那样，在偶数根导线50的情况下配置偶数个被接合区域36。被接合区域36能够配置为相对于中心点呈点对称。通过这样配置被接合区域36，并且在各个被接合区域36各接合1根导线50，从而使导线50分散地接合于半导体芯片30的电极区32a、32b。由此，在电极区32a、32b中温度几乎均匀地分布于整体，温度高的区域的不均分布受到抑制。其结果，能够抑制半导体芯片30的发热温度的上升，能够抑制半导体装置10的可靠性的降低。

应予说明，在导线50的根数为3根以下的情况下，即使如图4、图8及图10～图12那样分散地设定被接合区域36，与仅将被接合区域36设定于半导体芯片30的电极区32a、32b的外周部的情况相比，半导体芯片30的发热温度的上升的抑制也基本没有变化。因此，特别地，导线50优选为4根以上。此外，在半导体芯片30的尺寸大且导线根数少的情况下，即使如图4、图8及图10～图12那样分散地设定被接合区域36，与仅将被接合区域36设定于半导体芯片30的电极区32a、32b的外周部的情况相比，半导体芯片30的发热温度的上升的抑制也基本没有变化。因此，特别地，半导体芯片30优选尺寸为纵向、横向分别为7mm以下，且导线50为4根以上。此外，在本实施方式中，仅示出了半导体芯片30的电极区32a、32b的X方向上和Y方向上各自的划分数为4个、6个、8个这样相同的情况，但X方向上和Y方向上各自的划分数也可以不同。例如，可以在X方向上有4个，在Y方向上有6个等。