一种mosfet及其制造方法
阅读说明：本技术 一种mosfet及其制造方法 (MOSFET and manufacturing method thereof ) 是由 潘继 徐鹏 于 2021-02-19 设计创作，主要内容包括：本发明涉及半导体器件技术领域,公开了一种MOSFET及其制造方法,通过将MOSFET的栅极多晶硅层从中间区域引至边缘,然后通过第四电极与栅极金属电连接,而且由于第二栅极多晶硅层的底部设有第三氧化层、第二栅极多晶硅层的周围设有氧化层,能够使第二栅极多晶硅层承受漏极电压,不用开设相应的接口沟槽以及在接口沟槽中设置提供保护作用的氧化层,这样MOSFET在刻蚀时由于第一沟槽至第M沟槽的整体宽度差异小于0.1um.不用担心有颗粒残留在沟槽中。(The invention relates to the technical field of semiconductor devices, and discloses an MOSFET (metal-oxide-semiconductor field effect transistor) and a manufacturing method thereof, wherein a grid polycrystalline silicon layer of the MOSFET is led to the edge from a middle area and then is electrically connected with a grid metal through a fourth electrode, and because a third oxide layer is arranged at the bottom of a second grid polycrystalline silicon layer and an oxide layer is arranged around the second grid polycrystalline silicon layer, the second grid polycrystalline silicon layer can bear drain voltage without arranging a corresponding interface groove and arranging an oxide layer for providing a protection effect in the interface groove, so that the MOSFET does not need to worry about particles remaining in the groove when being etched because the difference of the whole width from a first groove to an Mth groove is less than 0.1 um..)
技术领域
本发明涉及半导体器件技术领域，具体涉及一种MOSFET及其制造方法。
背景技术
MOSFET，一种功率半导体器件，被广泛的应用在模拟电路和数字电路上。如图1所示，图1中的3408为栅极多晶硅层、3416为氧化层，现有MOSFET的栅极多晶硅与金属层的接口沟槽大多被设计在芯片边缘附近，在实际使用时，为了使该接口沟槽能够承受漏极电压，接口沟槽的内壁需要很厚的氧化层，这样会导致接口沟槽的宽度比核心区的沟槽宽度大，而在MOSFET的腐蚀工艺中，沟槽越宽，沟槽的深度越深，特别是对于核心区的沟槽间距小于1微米的屏蔽栅沟槽MOSFET，由于核心区沟槽宽度已经越来越窄(比如，小于0.2微米)，如果宽沟槽的宽度大于窄沟槽的2倍以上(比如，0.5微米以上)，那就会使得刻蚀后宽窄沟槽深度的区别更严重，甚至于会造成一些颗粒残余在宽沟槽里的等问题，影响MOSFET的正常使用。
发明内容
鉴于背景技术的不足，本发明是提供了一种MOSFET及其制造方法，所要解决的技术问题是现有MOSFET的接口沟槽内壁由于有很厚的氧化层，接口沟槽的宽度较大，在进行刻蚀工艺时容易残留有颗粒，影响MOSFET的正常使用。
为解决以上技术问题，本发明提供了如下技术方案：一种MOSFET，包括衬底，衬底的顶部设有外延层，外延层的顶部设有P型半导体(Pbody),P型半导体的顶部设有氧化层，氧化层的上表面的左部和右部分别设有第一栅极金属和第二栅极金属，氧化层的上表面的中部设有源极金属；
P型半导体上表面的左部设有第一N+扩散区，P型半导体上表面的右部设有第二N+扩散区，第一N+扩散区和第二N+扩散区间隔设置；P型半导体的上表面从前往后依次开设有第一沟槽、第二沟槽……和第M沟槽，第一沟槽、第二沟槽……和第M沟槽均横向设置且分别经过第一N+扩散区和第二N+扩散区，第一沟槽、第二沟槽……和第M沟槽的底部分别延伸至外延层；
第一沟槽和第M沟槽内分别设有第一屏蔽层，第一屏蔽层通过第一电极与源极金属电连接，P型半导体的上表面在每两个相邻的沟槽之间分别设有第二电极，第二电极的两端分别电连接P型半导体和源极金属；
第二沟槽至第M-1沟槽在第一N+扩散区和第二N+扩散区之间设有第二屏蔽层，第二屏蔽层通过第三电极与源极金属电连接；
第二沟槽至第M-1沟槽在所述第二屏蔽层的两侧从下往上分别设有第一氧化层、第三屏蔽层、第二氧化层和栅极多晶硅层，两栅极多晶硅层分别通过第四电极与第一栅极金属和第二栅极金属电连接。
作为进一步的技术方案，P型半导体在沟槽的左侧从向下往上设有第三氧化层和第二栅极多晶硅层，第三氧化层分别和第二沟槽至第M沟槽在第二屏蔽层左侧的第一氧化层和第二氧化层连接，第二栅极多晶硅层与第二沟槽至第M沟槽在第二屏蔽层左侧的栅极多晶硅层连接，第二栅极多晶硅层通过第四电极与第一栅极金属电连接；
P型半导体在沟槽的右侧从向下往上设有第四氧化层和第三栅极多晶硅层，第四氧化层分别和第二沟槽至第M沟槽在第二屏蔽层右侧的第一氧化层和第二氧化层连接，第三栅极多晶硅层与第二沟槽至第M沟槽在第二屏蔽层右侧的栅极多晶硅层连接，第三栅极多晶硅层通过另一第四电极与第二栅极金属电连接。
作为进一步的技术方案，衬底为N型衬底。
作为进一步的技术方案，第一沟槽至第M沟槽中的宽度最大的沟槽与宽度最小的沟槽的宽度差小于0.1um。
作为进一步的技术方案，第一沟槽至第M沟槽的长度相同且等间隔分布。
更进一步地，第一电极和第二电极的长度相同且小于沟槽的长度。
一种MOSFET的制造方法，其特征在于：包括以下步骤：
S1：在衬底的上表面制作外延层，在外延层的上表面制作保护氧化层；
S2:利用PR掩膜对保护氧化层进行刻蚀，在保护氧化层上从前往后蚀刻出多个横向设置的凹槽，所有凹槽分别为第一凹槽、第二凹槽……第M凹槽，刻蚀完成后去除PR掩膜；
S3：在外延层上对所有凹槽处的区域进行硅蚀刻，形成沟槽，第一凹槽处的沟槽为第一沟槽、第二凹槽处的沟槽为第二沟槽，以此类推第M凹槽处的沟槽为第M沟槽；
S4：在第一沟槽和第M沟槽内分别制作第五氧化层和第一屏蔽层，在第二沟槽至第M-1沟槽的中部分别制作第六氧化层和第二屏蔽层，第二沟槽至第M-1沟槽的左部和右部从下往上分别制作第一氧化层、第三屏蔽层、第二氧化层和栅极多晶硅层；
S5:在保护氧化层的上表面在沟槽的左侧区域从下往上分别制作第三氧化层和第二栅极多晶硅层，第三氧化层分别和第二沟槽至第M-1沟槽在第二屏蔽层左侧的第一氧化层和第二氧化层连接，第二栅极多晶硅层与第二沟槽至第M-1沟槽在第二屏蔽层左侧的栅极多晶硅层连接；
S6：在保护氧化层的上表面在沟槽的右侧区域从下往上分别制作第四氧化层和第三栅极多晶硅层，第四氧化层分别和第二沟槽至第M-1沟槽在第二屏蔽层右侧的第一氧化层和第二氧化层连接，第三栅极多晶硅层分别与第二沟槽至第M沟槽在第二屏蔽层右侧的栅极多晶硅层连接；
S7：去除保护氧化层，在外延层上进行P体植入和激活，在植入的P体上进行N源植入和激活；
S8:在外延层的上表面制作氧化层，所述第三氧化层和第二栅极多晶硅层在外延层和氧化层之间，所述第四氧化层和第三栅极多晶硅层在外延层和氧化层之间，在氧化层的上表面在第三栅极多晶硅层的区域制作第一栅极金属、在第四栅极多晶硅层的区域制作第二栅极金属、在第一栅极金属和第二栅极金属之间制作源极金属；
S9：在源极金属与第一屏蔽层之间制作第一电极，在源极金属与每两个相邻的沟槽之间制作第二电极，在源极金属与第二屏蔽层之间制作第三电极，在第一栅极金属和第二栅极多晶硅层之间和第二栅极金属和第四栅极多晶硅层之间分别制作第四电极。
作为进一步的技术方案，步骤S9中第一电极、第二电极、第三电极和第四电极的制作过程如下：先利用PR掩膜在源极金属与第一屏蔽层之间刻蚀第一沟道、在源极金属与每两个相邻的沟槽之间分别刻蚀第二沟道，在在源极金属与第三屏蔽层之间刻蚀第三沟道、在第一栅极金属和第三栅极多晶硅层之间和第二栅极金属和第四栅极多晶硅层之间分别刻蚀第四沟道，接着去除PR掩膜，然后在第一沟道、第二沟道、第三沟道和第四沟道中进行P体植入与激活，最后分别在第一沟道、第二沟道、第三沟道和第四沟道中分别进行金属沉积。
本发明与现有技术相比所具有的有益效果是：本发明的MOSFET的栅极多晶硅层从中间区域引至边缘，然后通过第四电极与栅极金属电连接，而且由于第二栅极多晶硅层的底部设有第三氧化层、第二栅极多晶硅层的周围设有氧化层，能够使第二栅极多晶硅层承受漏极电压，不用开设相应的接口沟槽以及在接口沟槽中设置提供保护作用的氧化层，这样在MOSFET在刻蚀时由于第一沟槽至第M沟槽的整体宽度差异小于0.1um.不用担心有颗粒残留在沟槽中，另外由于栅极多晶硅层与栅极金属的连接从由在接口沟槽中安装电极连接变为在MOSFET的边缘直接通过第四电极电连接，避免增加了MOSFET的寄生电容。
附图说明
本发明有如下附图：
图1为现有MOSFET的栅极接口的结果示意图；
图2为本发明的整体结构的俯视图；
图3为图2的B-B截面示意图；
图4为图2的C-C截面示意图；
图5为图2的D-D截面示意图。
图中：1、衬底，2、外延层，3、P型半导体，4、氧化层，5、第一栅极金属，6、源极金属，7、第一N+扩散区，8、第一沟槽，9、第M沟槽，10、第一屏蔽层，11、第一电极，12、第一氧化层，13、第三屏蔽层，14、第二氧化层，15、栅极多晶硅层，16、第二电极，17、第三氧化层，18、第二栅极多晶硅层，19、第四电极，20、第二屏蔽层，21、第三电极，22、第二栅极金属，23、第五氧化层，24、第六氧化层。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图2-5所示，一种MOSFET，包括衬底1，衬底1的顶部设有外延层2，外延层2的顶部设有P型半导体3,P型半导体3的顶部设有氧化层4，氧化层4的上表面的左部和右部分别设有第一栅极金属5和第二栅极金属22，氧化层4的上表面的中部设有源极金属6；
P型半导体3上表面的左部设有第一N+扩散区7，P型半导体3上表面的右部设有第二N+扩散区，第一N+扩散区7和第二N+扩散区间隔设置；
参照图2，P型半导体3的上表面从前往后依次开设有第一沟槽8、第二沟槽……和第M沟槽9，第一沟槽8、第二沟槽……和第M沟槽9均横向设置且分别经过第一N+扩散区7和第二N+扩散区，第一沟槽8、第二沟槽……和第M沟槽9的底部分别延伸至外延层2；
参照图5，第一沟槽8和第M沟槽9内分别制作第一屏蔽层10，第一沟槽8与第一沟槽8内的第一屏蔽层10之间和第M沟槽9和第M沟槽9内的第一屏蔽层10之间分别设有第五氧化层23，第一屏蔽层10通过第一电极11与源极金属6电连接，P型半导体3的上表面在每两个相邻的沟槽之间分别设有第二电极16，第二电极16的两端分别电连接P型半导体3和源极金属6；第二沟槽至第M-1沟槽在第一N+扩散区7和第二N+扩散区之间设有第二屏蔽层20，第二至第M-1沟槽中的每个沟槽与该沟槽内的第二屏蔽层20之间还设有第六氧化层24，第二屏蔽层20通过第三电极21与源极金属6电连接；
参照图4，第二沟槽至第M-1沟槽在第二屏蔽层13的两侧从下往上分别设有第一氧化层12、第三屏蔽层13、第二氧化层14和栅极多晶硅层层15，两栅极多晶硅层15分别通过第四电极19与第一栅极金属5和第二栅极金属22电连接。
参照图3，具体的，P型半导体3在沟槽的左侧从向下往上设有第三氧化层17和第二栅极多晶硅层18，第三氧化层17分别和第二沟槽至第M沟槽在第二屏蔽层20左侧的第一氧化层12和第二氧化层14连接，第二栅极多晶硅层18与第二沟槽至第M沟槽在第二屏蔽层20左侧的栅极多晶硅层15连接，第二栅极多晶硅层18通过第四电极19与第一栅极金属5电连接；
P型半导体3在沟槽的右侧从向下往上设有第四氧化层和第三栅极多晶硅层，第四氧化层分别和第二沟槽至第M沟槽在第二屏蔽层20右侧的第一氧化层12和第二氧化层14连接，第三栅极多晶硅层与第二沟槽至第M沟槽在第二屏蔽层20右侧的栅极多晶硅层15连接，第三栅极多晶硅层通过另一第四电极19与第二栅极金属22电连接。
进一步地，本实施例中，衬底1为N型衬底。
进一步地，第一沟槽8至第M沟槽9中的宽度最大的沟槽与宽度最小的沟槽的宽度差小于0.1um。
进一步地，本实施例中，第一沟槽8至第M沟槽9的长度相同且等间隔分布。
进一步地，本实施例中第一电极11和第二电极16的长度相同且小于沟槽的长度。
进一步地，本实施例中，整个MOSFET关于衬底1的中心线左右对称设置。
本发明在实际使用时由于栅极多晶硅层15从中间区域引至边缘，然后通过第四电极19分别与第一栅极金属5和第二栅极金属22电连接，而且由于第二栅极多晶硅层18的底部设有第三氧化层17、第二栅极多晶硅层18的周围设有氧化层4，能够使第二栅极多晶硅层18承受漏极电压，不用开设相应的接口沟槽以及在接口沟槽中设置提供保护作用的氧化层，这样在MOSFET在刻蚀时由于第一沟槽至第M沟槽的整体宽度差异小于0.1um，不用担心有颗粒残留在沟槽中，另外由于栅极多晶硅层15与栅极金属的连接从由在接口沟槽中安装电极连接变为在MOSFET的边缘直接通过第四电极电连接，避免增加了MOSFET的寄生电容。
一种MOSFET的制造方法，其特征在于：包括以下步骤：
S1：在衬底1的上表面制作外延层2，在外延层2的上表面制作保护氧化层；
S2:利用PR掩膜对保护氧化层进行刻蚀，在保护氧化层上从前往后蚀刻出多个横向设置的凹槽，所有凹槽分别为第一凹槽、第二凹槽……第M凹槽，刻蚀完成后去除PR掩膜；
S3：在外延层2上对所有凹槽处的区域进行硅蚀刻，形成沟槽，第一凹槽处的沟槽为第一沟槽8、第二凹槽处的沟槽为第二沟槽，以此类推第M凹槽处的沟槽为第M沟槽9；
S4：在第一沟槽8和第M沟槽9内分别制作第五氧化层23和第一屏蔽层10，第一沟槽8内的第五氧化层23在第一屏蔽层10和第一沟槽8之间，第M沟槽9内的第五氧化层23在第一屏蔽层10和第M沟槽9之间，在第二沟槽至第M-1沟槽的中部分别制作第六氧化层24和第二屏蔽层13，第二至第M-1个沟槽中的每个沟槽的第六氧化层24在第二屏蔽层13和沟槽之间，在第二沟槽至第M-1沟槽的左部和右部从下往上分别制作第一氧化层12、第三屏蔽层20、第二氧化层14和栅极多晶硅层15；
S5:在保护氧化层的上表面在沟槽的左侧区域从下往上分别制作第三氧化层17和第二栅极多晶硅层18，第三氧化层17分别和第二沟槽至第M-1沟槽在第二屏蔽层20左侧的第一氧化层12和第二氧化层14连接，第二栅极多晶硅层18与第二沟槽至第M-1沟槽在第二屏蔽层20左侧的栅极多晶硅层15连接；
S6：在保护氧化层的上表面在沟槽的右侧区域从下往上分别制作第四氧化层和第三栅极多晶硅层，第四氧化层分别和第二沟槽至第M-1沟槽在第二屏蔽层20右侧的第一氧化层12和第二氧化层14连接，第三栅极多晶硅层分别与第二沟槽至第M沟槽在第二屏蔽层20右侧的栅极多晶硅层15连接；
S7：去除保护氧化层，在外延层2上进行P体植入和激活，在植入的P体上进行N源植入和激活；
S8:在外延层2的上表面制作氧化层4，第三氧化层17和第二栅极多晶硅层18在外延层2和氧化层4之间，第四氧化层和第三栅极多晶硅层在外延层2和氧化层4之间，在氧化层4的上表面在第三栅极多晶硅层17的区域制作第一栅极金属5、在第四栅极多晶硅层的区域制作第二栅极金属22、在第一栅极金属5和第二栅极金属22之间制作源极金属6；
S9：在源极金属6与第一屏蔽层10之间制作第一电极11，在源极金属6与每两个相邻的沟槽之间制作第二电极16，在源极金属6与第二屏蔽层20之间制作第三电极21，在第一栅极金属5和第二栅极多晶硅层18之间和第二栅极金属22和第四栅极多晶硅层之间分别制作第四电极19。
作为进一步的技术方案，步骤S9中第一电极11、第二电极16、第三电极21和第四电极19的制作过程如下：先利用PR掩膜在源极金属6与第一屏蔽层10之间刻蚀第一沟道、在源极金属6与每两个相邻的沟槽之间分别刻蚀第二沟道，在源极金属6与第三屏蔽层13之间刻蚀第三沟道、在第一栅极金属5和第三栅极多晶硅层18之间和第二栅极金属22和第四栅极多晶硅层之间分别刻蚀第四沟道，接着去除PR掩膜，然后在第一沟道、第二沟道、第三沟道和第四沟道中进行P体植入与激活，最后分别在第一沟道、第二沟道、第三沟道和第四沟道中分别进行金属沉积。
其中，第一电极11在第一沟道中，第二电极16在第二沟道中，第三电极21在第三沟道中，第四电极19在第四沟道中。
上述依据本发明为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。