一种基于cmos工艺的k波段集成环形器
阅读说明：本技术 一种基于cmos工艺的k波段集成环形器 (K-waveband integrated circulator based on CMOS (complementary metal oxide semiconductor) process ) 是由 杨自强 张雅鑫 杨涛 于 2020-12-10 设计创作，主要内容包括：本发明属于全双工通信技术领域,提供一种基于CMOS工艺的K波段集成环形器,用以解决现有环形器版图面积太大、成本较高、难以集成等问题。本发明首先,采用第一NMOS开关对、四分之三波长传输线与第二NMOS开关对依次连接构成的回转器结构,实现正向传输信号移相90度,反向传输信号移相-90度；其次,基于该回转器,利用CMOS工艺设计得K波段集成环形器设计。本发明中,殊结构的四分之三波长传输线及四分之一波长传输线代替微带线或共面波导,既能够实现片上集成,又能大大减小版图占用面积,有效降低损耗、成本；进而使得环形器结构简单、性能优越、易于实现,同时,还具有版图占用面积小、损耗低、成本低的优点。(The invention belongs to the technical field of full-duplex communication, and provides a K-band integrated circulator based on a CMOS (complementary metal oxide semiconductor) process, which is used for solving the problems of overlarge layout area, higher cost, difficulty in integration and the like of the conventional circulator. Firstly, a gyrator structure formed by sequentially connecting a first NMOS switch pair, a three-quarter wavelength transmission line and a second NMOS switch pair is adopted to realize the 90-degree phase shift of a forward transmission signal and the-90-degree phase shift of a reverse transmission signal; secondly, based on the gyrator, a K-band integrated circulator design is designed by utilizing a CMOS process. In the invention, the three-quarter wavelength transmission line and the quarter wavelength transmission line with special structures replace a microstrip line or a coplanar waveguide, so that on-chip integration can be realized, the occupied area of a layout can be greatly reduced, and the loss and the cost are effectively reduced; and then make the circulator simple structure, superior performance, easy to realize, simultaneously, still have territory area occupation little, the loss is low, advantage with low costs.)
技术领域
本发明属于全双工通信技术领域，具体提供一种基于CMOS工艺的K波段集成环形器。
背景技术
全双工通信系统在同一频段上进行信号的发射和接收，相比传统的频分复用系统，其频带利用率提高了一倍；由于收发同频，全双工通信系统需要使用环形器实现接收和发射信号的分离。传统的环形器电路基于铁氧体元件设计和实现，铁氧体是一种磁性材料，用它制作出的环形器的主要缺点在于：电路体积和重量大、且无法进行小型化和芯片化，这必然限制其在全双工终端电路中的使用。因此，近年来如何实现非铁氧体元件环形器(或非磁环形器)，成为全双工通信系统中非常热门的一个研究热点；具体研究情况和成果如下：
文献“Estep N A,Sounas D L,Soric J,et al.Magnetic-free non-reciprocityand isolation based on parametrically modulated coupled-resonator loops[J].Nature Physics,2014,10(12):923-9271.”中公开一种板级非磁环形器，将角动量偏移的方法应用于电路设计，通过调节变容管的直流偏置电压，环形器可以工作在150-210MHz，频带内隔离度大于40dB，插入损耗小于1dB；
文献“Reiskarimian N,Krishnaswamy H.Magnetic-free non-reciprocitybased on staggered commutation[J].Nature Communications,2016,7:11217.”中公开一种集成环形器，通过利用N路径滤波器实现回转器的方法，并实现了集成环形器，环形器中心频率为750MHz，实现了32MHz的带宽内，隔离度大于20dB，插入损耗最小1.7dB；
文献“Estep N A,Sounas D L,Alu A.Magnetless Microwave CirculatorsBased on Spatiotemporally Modulated Rings of Coupled Resonators[J].MicrowaveTheory&Techniques IEEE Transactions on,2016,64(2):502-518.”公开一种wye型非磁环形器，并对其进行了详尽地电路理论分析，此环形器通过板级LC器件实现，在130MHz实现了大于50dB的隔离度；
文献“Kord A,Sounas D L,Alu A.Magnet-Less Circulators Based onSpatiotemporal Modulation of Bandstop Filters in a Delta Topology[J].IEEETransactions on Microwave Theory and Techniques,2018,66(2):911-926.”公开一种delta型非磁环形器，并对其进行了详尽的电路理论分析，文中所述的也是板级的环形器，中心频率为1GHz，2.4％的带宽内插入损耗最小为3.3dB，隔离度最高达55dB；
然而，上述现有技术中，基于N路径滤波器实现回转器并在此基础上实现的环形器可以集成，但是版图面积太大、成本较高；wye型及delta型的非磁环形器性能较好，但是难以通过集成电路的形式实现。基于此，本发明提供一种基于CMOS工艺的K波段集成环形器。
发明内容
本发明的目的在于针对上述现有环形器版图面积太大、成本较高、难以集成等问题，提供一种基于CMOS工艺的K波段集成环形器；本发明采用基于开关传输线的环形器，并利用特殊结构的集总传输线代替传统的微带线或共面波导，既能够实现片上集成，又能够缩小版图的面积，有效降低了成本。
为实现上述目的，本发明采用的技术方案如下：
一种基于CMOS工艺的K波段集成环形器，包括：TX变压器、RX变压器、ANT变压器、LO变压器、第一四分之一波长传输线、第二四分之一波长传输线、第三四分之一波长传输线、回转器、LO多相滤波器、LO缓冲器；其特征在于，
TX变压器的初级线圈一端接TX信号、另一端接地，次级线圈接第一四分之一波长传输线和第三四分之一波长传输线；第一四分之一波长传输线的另一端接ANT变压器的次级线圈，第三四分之一波长传输线的另一端接回转器的第1端口与第2端口；
RX变压器的初级线圈一端接RX信号、另一端接地，次级线圈接第二四分之一波长传输线2和回转器的第3端口与第4端口；第二四分之一波长传输线2的另一端接ANT变压器的次级线圈；
ANT变压器的初级线圈一端接ANT信号、另一端接地；
LO变压器的初级线圈一端接LO信号、另一端接地，次级线圈接LO多相滤波器；LO多相滤波器后接LO缓冲器，LO缓冲器的输出连接控制回转器。
进一步的，所述多相滤波器的级数为两级，其电阻和电容满足关系式时输出四路正交信号LO1 +、LO2 +、LO1 -、LO2 -；所述关系式：
ω＝1/R1C1＝1/R2C2
其中，ω为LO信号的角频率，R1、C1分别为第一级电阻、第一级电容，R2、C2分别为第二级电阻、第二级电容。
更进一步的，所述回转器由依次连接的第一NMOS开关对、四分之三波长传输线与第二NMOS开关对构成，其中，所述四分之三波长传输线由依次连接的第四四分之一波长传输线、第五四分之一波长传输线与第六四分之一波长传输线构成，第四、第六四分之一波长传输线采用传统式传输线结构，第五四分之一波长传输线采用交叉式传输线结构；所述第一NMOS开关对由开关管S1、开关管S2、开关管S3和开关管S4构成，开关管S1的漏极与开关管S4的漏极连接、并作为回转器的第1端口，开关管S2的漏极与开关管S3的漏极连接、并作为回转器的第2端口，开关管S1的源极与开关管S3的源极连接、并连接四分之三波长传输线，开关管S2的源极与开关管S4的源极连接、并连接四第四四分之一波长传输线，开关管S1与开关管S2的栅极均连接信号LO2 +，开关管S3与开关管S4的栅极均连接信号LO2 -；所述第二NMOS开关对由开关管S5、开关管S6、开关管S7和开关管S8构成，开关管S5的漏极与开关管S8的漏极连接、并作为回转器的第3端口，开关管S6的漏极与开关管S7的漏极连接、并作为回转器的第4端口，开关管S5的源极与开关管S7的源极连接、并连接四分之三波长传输线，开关管S6的源极与开关管S8的源极连接、并连接第六四分之一波长传输线，开关管S5与开关管S7的栅极均连接信号LO1 +，开关管S3与开关管S4的栅极均连接信号LO1 -。
进一步的，所述TX变压器、RX变压器、ANT变压器初级线圈与次级线圈之比为1:1，LO变压器初级线圈与次级线圈之比为1:2。
进一步的，所述TX变压器的初级线圈两端并联电容C18，RX变压器初级线圈两端并联电容C19，LO变压器的初级线圈两端并联电容C22，ANT变压器的初级线圈两端并联电容C21、次级线圈两端并联电容C20，所述并联电容C18～C22均用于实现端口匹配。
本发明的有益效果在于：
本发明提供一种基于CMOS工艺的K波段集成环形器，具有如下优点：
首先，回转器采用第一NMOS开关对、四分之三波长传输线与第二NMOS开关对依次连接构成的创新设计，实现从第1、2端口向第3、4端口传输、信号移相90度，从第3、4端口向第1、2端口传输、信号移相-90度；特殊结构的四分之三波长传输线代替微带线或共面波导，既能够实现片上集成，又能大大减小版图占用面积，有效降低损耗、成本；
其次，基于上述回转器，利用CMOS工艺设计的K波段集成环形器，信号从TX端口入射，经过变压器之后分为两路：一路通过第一四分之一波长传输线达到ANT端口，信号相移为-90°，一路通过第三四分之一波长传输线、回转器、第二四分之一波长传输线到达ANT端口，总的信号相移也是-90°，两者在ANT端口处同相叠加，则在到达RX端口时正好反向抵消；同理分析可知，信号从ANT端口入射之后也是分为两路，在RX端口处同相叠加，在TX端口处反相抵消；信号从RX端口入射之后也是分为两路，在TX端口处同相叠加，在ANT端口处反相抵消；所述四分之一波长传输线的采用同样具有减小版图占用面积、有效降低损耗及成本的优点；
综上所述，本发明中基于CMOS工艺实现K波段集成环形器设计，该环形器结构简单、性能优越，且损耗机制清晰、优化目标明确，易于实现；并且，该环形器具有版图占用面积小、损耗低、成本低的优点。
附图说明
图1为本发明基于CMOS工艺的K波段集成环形器的电路原理图。
图2为如1所示基于CMOS工艺的K波段集成环形器中回转器的电路原理图。
图3为如图2所示回转器中第一NMOS开关对的电路原理图。
图4为本发明实施例中开关控制信号LO1 +、LO2 +、LO1 -、LO2 -时序图。
图5为本发明实施例中CMOS工艺的K波段集成环形器的S参数结果图。
具体实施方式
为了说明本发明的技术方案，下面结合附图和实施例对本发明进行详细阐述。
本实施例提供一种基于CMOS工艺的K波段集成环形器，其电路原理图如图1所示，具体包括：TX变压器、RX变压器、ANT变压器、LO变压器、第一四分之一波长传输线、第二四分之一波长传输线、第三四分之一波长传输线、回转器、LO多相滤波器、LO缓冲器；其中，
TX变压器的初级线圈一端接TX信号、另一端接地，次级线圈接第一四分之一波长传输线和第三四分之一波长传输线；第一四分之一波长传输线的另一端接ANT变压器的次级线圈，第三四分之一波长传输线的另一端接回转器的第1端口与第2端口；
RX变压器的初级线圈一端接RX信号、另一端接地，次级线圈接第二四分之一波长传输线2和回转器的第3端口与第4端口；第二四分之一波长传输线2的另一端接ANT变压器的次级线圈；
ANT变压器的初级线圈一端接ANT信号、另一端接地；
LO变压器的初级线圈一端接LO信号、另一端接地，次级线圈接LO多相滤波器；LO多相滤波器后接LO缓冲器，LO缓冲器的输出连接控制回转器。
进一步的，所述回转器的电路原理图如图2所示，具体由依次连接的第一NMOS开关对、四分之三波长传输线与第二NMOS开关对构成，其结构类似于吉尔伯特混频单元，栅极的高低电平控制管子的导通与关断；两组NMOS开关对由LO缓冲器输出的四路正交信号：LO1 +、LO2 +、LO1 -、LO2 -控制；更为具体讲：所述第一NMOS开关对与第二NMOS开关对结构相同，以第一NMOS开关对为例，其电路结构如图3所示，具体由开关管S1、开关管S2、开关管S3和开关管S4构成，开关管S1的漏极与开关管S4的漏极连接、并作为回转器的第1端口，开关管S2的漏极与开关管S3的漏极连接、并作为回转器的第2端口，开关管S1的源极与开关管S3的源极连接、并连接四分之三波长传输线，开关管S2的源极与开关管S4的源极连接、并连接四分之三波长传输线，开关管S1与开关管S2的栅极均连接信号LO2 +，开关管S3与开关管S4的栅极均连接信号LO2 -；同样，第二NMOS开关对由开关管S5(等同S1)、开关管S6(等同S2)、开关管S7(等同S3)和开关管S8(等同S4)构成，开关管S5的漏极与开关管S8的漏极连接、并作为回转器的第3端口，开关管S6的漏极与开关管S7的漏极连接、并作为回转器的第4端口，开关管S5的源极与开关管S7的源极连接、并连接四分之三波长传输线，开关管S6的源极与开关管S8的源极连接、并连接四分之三波长传输线，开关管S5与开关管S7的栅极均连接信号LO1 +，开关管S3与开关管S4的栅极均连接信号LO1 -；
另外，集总传输线主要有两种实现方案，即传统式和交叉式，交叉式传输线相比传统式具有更低的传输损耗，但结构较复杂；因此在综合考虑损耗性能和实现复杂度后，本实施例采用传统式和交叉式混合结构实现四分之三波长传输线，即四分之三波长传输线由依次连接的第四四分之一波长传输线、第五四分之一波长传输线与第六四分之一波长传输线构成，其中，第四、第六四分之一波长传输线采用传统式传输线结构，而第五四分之一波长传输线采用交叉式传输线结构；
基于本实施例中上述结构的回转器的电路工作原理为：开关控制信号LO1 +、LO2 +、LO1 -、LO2 -的时序如图4所示，先分析信号从左向右传输的情况，当LO2 +工作在正半周时，开关管S1和S2导通(开关管S3和S4为断开状态)，信号直接向右传播，经过Tb/4的延时后到达右端(Tb为控制信号周期)，此时LO1 +正好工作在正半周，开关管S5和S6刚好导通(开关管S7和S8为断开状态)，信号直接从输出端口输出；当LO2 -工作在负半周时，开关管S3和S4导通(开关管S1和S2为断开状态)，信号先反向之后再向右传播，经过Tb/4的延时后到达右端，此时开关管S7和S8刚好导通(开关管S5和S6为断开状态)，信号再次反向，两次反相相互抵消；因此，两种情况下，信号都是经过Tb/4的时间传播到右端。对于信号从右向左传播的情况，同理分析可得，信号不仅经过了Tb/4时间的延时，还有一次反向的过程。由此可见，上述回转器电路实现了从左到右传输、信号移相90度，而从右往左传输、信号移相-90度，即实现了相位的非互易性。进一步的，开关控制信号频率我们选择为传输信号频率的三分之一，因此要实现Tb/4的延时，需要传输线的长度为四分之三波长(此处波长为传输信号工作频率对应波长)。
更进一步的，本实施例中，TX变压器、RX变压器、ANT变压器初级线圈与次级线圈之比为1:1，LO变压器初级线圈与次级线圈之比为1:2；TX变压器的初级线圈两端并联电容C18，RX变压器初级线圈两端并联电容C19，LO变压器的初级线圈两端并联电容C22，ANT变压器的初级线圈两端并联电容C21、次级线圈两端并联电容C20，所述并联电容C18～C22均用于实现端口匹配。
更进一步的，本实施例中，所述多相滤波器的级数选择两级，其电阻和电容选择满足下式：
ω＝1/R1C1＝1/R2C2
其中，ω为LO信号的角频率，R1、C1分别为第一级电阻、第一级电容，R2、C2分别为第二级电阻、第二级电容，当电容、电阻满足上式时，通过多相滤波器能够获得四路正交的输出信号。
更进一步的，本实施例中，所述缓冲器的结构为一级放大器与三级反相器，放大器用来放大多相滤波器输出的信号，使其摆幅足以驱动反相器；三级反相器用来对波形进行整形，降低其上升沿和下降沿时间，使其接近方波；在输入部分加入了隔直电容和直流偏置，0.6V的直流电压通过电阻RB1和RB2供给第一级放大器的栅极，1.2V的直流电压接到缓冲器各级PMOS管子的源极。
最后需要说明的是，本发明中所述传统式传输线结构与交叉式传输线结构为本领域常用技术手段，其具体电路结构如图1所示，本发明不再赘述；所述第一、第二、第三四分之一波长传输线也都采用传统式传输线结构。同样，本实施例中的缓冲器的结构如图1所示，其为本领域现有技术，其具体电路结构本实施例不再赘述，且本发明并不局限于该结构的缓冲器；本实施例中的多相滤波器的结构如图1所示，其为本领域现有技术，其具体电路结构本实施例不再赘述，且本发明并不局限于该结构的多相滤波器。
本实施例利用cadence、ADS联合仿真，有源电路部分采用寄生参数提取，无源元件部分采用电磁场仿真软件进行精确建模；电容为工艺库中的mimcap_um_rf类型，电感选择M9层金属(M9层金属最厚、损耗最小)；更进一步的，与NMOS开关管对相接的四分之一波长传输线一端的电容C23和C24、以及四分之三波长传输线一端的电容C25和C26均利用NMOS开关管本身的寄生电容代替，电感利用导线本身的电感效应来实现。
更为具体的讲，本实施例中的仿真参数如下：
所述多相滤波器中，电阻R1＝R2＝390Ω，C1＝C2＝68fF；所述回转器中NMOS开关管S1～S8的尺寸为100u/60n；所述TX、ANT、RX端口的变压器尺寸为148um×138um，所述LO端口的变压器尺寸为230um×150um；
所有传输线中电感L1～L11的电感值如下表所示：
所有传输线中电容C3～C22的电容值如下表所示：
所述LO缓冲器的隔直电容CD＝550Ff，偏置电阻RB1＝8.5K、RB2＝12K，供电电压为1.2V，偏置电压为0.6V；晶体管的栅长为60nm，栅宽如下表所示：
仿真结果如图5所示，其S参数结果表明：环形器反射系数的-10dB带宽为15～20.3GHz，在18GHz频率处，TX-ANT的损耗最小为2.6dB，ANT-RX的损耗最小为3dB；整个工作频带内，TX-RX的隔离度在18dB到21.5dB之间。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。