阅读说明：本技术 混合差分放大器及其方法 (Hybrid differential amplifier and method therefor ) 是由 谢娟 梁宝文 林嘉亮 于 2019-03-14 设计创作，主要内容包括：一种差分放大器及差分放大方法,所述差分放大器包括第一共源放大器,其具有用以接收第一电压并输出第一电流的第一P型通道金属氧化物半导体(PMOS)晶体管；第二共源放大器,具有用以接收第二电压并输出第二电流的第一N型通道金属氧化物半导体(NMOS)晶体管,其中第一共源放大器及第二共源放大器共用共源节点,且第一电压的交流(AC)分量是第二电压的AC分量的反转；第一共栅放大器,具有用以接收第一电流并输出第三电流的第二PMOS晶体管；第二共栅放大器,具有用以接收第二电流并输出第四电流的第二NMOS晶体管；以及负载,用以端接第三电流及第四电流。(A differential amplifier and a differential amplification method, the differential amplifier includes a first common source amplifier having a first P-channel metal oxide semiconductor (PMOS) transistor for receiving a first voltage and outputting a first current; a second common-source amplifier having a first N-channel metal oxide semiconductor (NMOS) transistor for receiving a second voltage and outputting a second current, wherein the first common-source amplifier and the second common-source amplifier share a common-source node, and an Alternating Current (AC) component of the first voltage is an inverse of an AC component of the second voltage; a first common-gate amplifier having a second PMOS transistor for receiving the first current and outputting a third current; a second common-gate amplifier having a second NMOS transistor for receiving the second current and outputting a fourth current; and a load for terminating the third current and the fourth current.)

混合差分放大器及其方法

技术领域

本发明主张美国专利申请案第16/035897号(申请日：2018年07月16日)的优先权，该申请案的完整内容纳入为本发明专利说明书的一部分以供参照。

本发明一般关于一种差分放大器电路，更具体地说，关于一种可以减轻接地反弹及源极退化的不利影响的电路。

背景技术

如图1中所示，传统的差分放大器100包括核心电路110及负载130。核心电路110包括差分对111及叠接对112。差分对111包括第一N型通道金属氧化物半导体(n-channelmetal oxide semiconductor,NMOS)晶体管111A及第二NMOS晶体管111B，其用以接收包括第一端V_IP及第二端V_IN的输入信号，并输出第一电流I_1a及第二电流I_1b，而叠接对112包括第三NMOS晶体管112A及第四NMOS晶体管112B，用以接收第一电流I_1a及第二电流I_1b并输出第三电流I_1c及第四电流I_1d。负载130包括第一电感131及第二电感132，第一电感131及第二电感132用以提供终端(termination)给第三电流I_1c及第四电流I_1d，并且建立包括第一端V_ON及第二端V_OP的输出信号。在本发明中，"V_DD"用来表示称为电源节点的第一直流(DIRECTCURRENT,DC)节点，而"V_SS"用来表示称为接地节点的第二DC节点。在图1中，"V_BC"用来表示提供偏压给叠接对112的NMOS晶体管112A及112B的DC节点。传统的差分放大器100是本领域技术人员所熟知的，因此这里不再详细描述。在数学上，V_IP及V_IN可以表示为：

V_IP＝V_BI+v_in(t)(1)

V_IN＝V_BI-v_in(t)(2)

此处，V_BI是V_IP及V_IN的直流(DC)分量，其为NMOS晶体管111A及111B建立了偏压，且v_in(t)代表作为时间t函数的交流(AC)信号。

传统差分放大器100的一个问题是：当v_in(t)很大时，会有大的AC电流流入接地节点"V_SS"。理想情况下，接地节点"V_SS"具有零阻抗，因此不会受到大AC电流的扰动。然而，实际上，接地节点"V_SS"具有非零阻抗，导致"接地反弹"以及"源极退化"，其将会减少差分对111的增益，从而使差分放大器100在性能方面而言是下降的。

因此，需要一种可以减轻接地反弹和源极退化的不利影响的一种差分放大器。

发明内容

在一实施例中，一种设备包括：第一共源放大器，包括用以接收第一电压并输出第一电流的第一P型通道金属氧化物半导体(p-channel metal oxide semiconductor,PMOS)晶体管；第二共源放大器，包括用以接收第二电压并输出第二电流的第一N型通道金属氧化物半导体(n-channel metal oxide semiconductor,NMOS)晶体管，其中第一共源放大器及第二共源放大器共用共源节点，且第一电压的交流(AC)分量是第二电压的AC分量的反转(inversion)；第一共栅放大器(first common-gate amplifier)，包括用以接收第一电流并输出第三电流的第二PMOS晶体管；第二共栅放大器，包括用以接收第二电流并输出第四电流的第二NMOS晶体管；以及负载，用以端接第三电流及第四电流。

在一实施例中，一种设备包括：第一混合差分放大器，用以接收第一输入信号及第二输入信号，并分别使用第一叠接放大器及第二叠接放大器输出第一输出信号及第二输出信号；以及第二混合差分放大器，用以分别接收第三输入信号及第四输入信号，并分别使用第三叠接放大器及第四叠接放大器输出第三输出信号及第四输出信号；其中：该第一叠接放大器及该第三叠接放大器是基于使用p型通道金属氧化物半导体(PMOS)晶体管，该第二叠接放大器及该第四叠接放大器是基于使用n型通道金属氧化物半导体(NMOS)晶体管，该第一输入信号的DC分量与该第三输入信号的DC分量相同，该第二输入信号的DC分量与该第四输入信号的DC分量相同，该第一输入信号的AC分量与该第四输入信号的AC分量相同，该第二输入信号的AC分量与该第三输入信号的AC分量相同，且该第二输入信号的AC分量是该第一输入信号的AC分量的反转(inversion)。

在一实施例中，一种方法包括：接收第一电压及第二电压，其中该第一电压的AC分量是该第二电压的AC分量的反转(inversion)；使用包括第一P型通道金属氧化物半导体(p-channel metal oxide semiconductor,PMOS)晶体管的第一共源放大器将该第一电压转换为第一电流；使用包括第一N型通道金属氧化物半导体(n-channel metal oxidesemiconductor,NMOS)晶体管的第二共源放大器将该第二电压转换为第二电流，其中该第一共源放大器及该第二共源放大器共用共源节点；使用包括第二PMOS晶体管的第一共栅放大器将该第一电流中继为第三电流；使用包括第二NMOS晶体管的第二共栅放大器将该第二电流中继为第四电流；以及以负载端接该第三电流及该第四电流。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1显示了传统差分放大器的示意图。

图2A示出了根据本发明的实施例的混合差分放大器的示意图。

图2B示出了根据本发明的另一实施例的混合差分放大器的示意图。

图3示出了根据本发明实施例的互补混合差分放大器的示意图。

图4A示出了功率组合网络的示意图。

图4B示出了另一功率组合网络的示意图。

图5示出了根据本发明的方法的流程图。

符号说明

100：差分放大器

110、210、210_1：核心电路

111、211：差分对

V_DD：第一直流DC节点

130、230：负载

131、231：第一电感

132、232：第二电感

V_ON、V_IP、V_2c、V_P+：第一端

V_OP、V_IN、V_2d、V_N-：第二端

I_1a、I_2a：第一电流

I_1b、I_2b：第二电流

I_1c、I_2c：第三电流

I_1d、I_2d：第四电流

112、212：叠接对

111A、111B、112A、112B、211N、212N：NMOS晶体管

V_BC：DC节点

V_SS：接地节点

233、CN1、CN2、C1、C2、C3、C4：电容

212_1：混合叠接对

211P、212P：PMOS晶体管

200A、200B：混合差分放大器

V_BC1、V_BC2：偏压

219：共源节点

R1：第一电阻

R2：第二电阻

300：互补型混合差分放大器

310、320：混合差分放大器

311、312、321、322、411、412、421、422：电感

I_3a、I_3b、I_3c、I_3d、I_4a、I_4b：电流

V_CM：共源电压

V_CS、V_3a、V_3b、V_3c、V_3d、V_4a、V_4b：电压

N311、N312、N321、N322：输出节点

K11、K12、K21、K22：电感耦合

N411、N421、N422：节点

V_O+、V_O-、V_P-、V_N+：电压

400A、400B：功率组合网络

具体实施方式

本发明涉及差分放大器。虽然说明书描述了被认为是实施本发明的有利模式的本发明的数个示例实施例，但是应该理解，本发明可以以多种方式实现，并且不限于下面描述的特定示例或者限于实施这些示例的任何特征的特定方式。在其他情况下，未示出或描述众所周知的细节以避免模糊本发明的各实施方式。

本领域技术人员理解与本公开中使用的与微电子有关的术语及基本概念，例如“电压”、“电流”、“信号”、“差分信号”、“共模”、“电容”、“电感”、“电阻”、“晶体管”、“金属氧化物半导体(metal-oxide semiconductor,MOS)”、“p型通道金属氧化物半导体(p-channelmetal oxide semiconductor,PMOS)”、“n型通道金属氧化物半导体(n-channel metaloxide semiconductor)”、“交流电(alternating current,AC)、“直流电(direct current,DC)”、“DC耦合”、“AC耦合”、“源极”、“栅极”、“漏极”、“节点”、“接地节点”、“电源节点”、“叠接(cascode)”、“共源放大器”、“共栅放大器”及“叠接放大器”。本领域技术人员也可以容易地识别出MOS晶体管的符号及其相关的“源极”、“栅极”及“漏极”端子。这些术语与基本概念对于本领域技术人员来说是显而易见的，因此这里不再详细解释。

在本公开中，“DC”代表直流电流，“AC”代表交流电流。DC节点是具有基本上固定电位的节点。特别地，“V_DD”用来表示被称为电源节点的第一DC节点，“V_SS”用来表示被称为接地节点的第二DC节点。同样，差分信号是包括第一组成信号及第二组成信号的复合信号。第一组成信号通常被称为第一端，而第二组成信号通常被称为第二端。

图2A中示出了根据本发明的实施例的混合差分放大器200A的示意图。混合差分放大器200A包括核心电路210及负载230。核心电路210包括混合差分对211及混合叠接对212。混合差分对211包括一对共源极放大器，其包括第一PMOS晶体管211P及第一NMOS晶体管211N，用以接收包括第一端V_P+及第二端V_N-的输入信号，并输出第一电流I_2a及第二电流I_2b。在可选实施例中，混合差分对211还包括：第一中和电容CN1以及第二中和电容CN2，第一中和电容CN1用以将第一PMOS晶体管211P的栅极耦合到第一NMOS晶体管211N的漏极，第二中和电容CN2用以将第一NMOS晶体管211N的栅极耦合到第一PMOS晶体管211P的漏极。中和电容CN1及CN2可以减轻混合差分对211的米勒效应(Miller effect)。米勒效应对于本领域技术人员来说是习知的，因此这里不再描述。

叠接对212包括第二PMOS晶体管212P及第二NMOS晶体管212N，其体现为一对共栅放大器，用以分别接收第一电流I_2a及第二电流I_2b并输出第三电流I_2c及第四电流I_2d。从另一个角度来看，第一PMOS晶体管211P及第二PMOS晶体管212P形成用以接收V_P+并输出I_2c的第一叠接放大器，而第一NMOS晶体管211N及第二NMOS晶体管212N形成用以接收V_N-并输出I_2d的第二叠接放大器。负载230包括第一电感231及第二电感232，用以提供终端给第三电流I_2c及第四电流I_2d，并建立包括第一端V_2c和第二端V_2d的输出信号。在可选实施例中，负载230还包括调整电容233，用以调整负载230的阻抗。在图2A中，“V_BC1”用来表示用于PMOS晶体管212P的偏压，“V_BC2”用来表示用于NMOS晶体管212N的偏压。数学上，V_P+及V_N-可以表示为：

V_P+＝V_BP+v_in(t)(3)

V_N-＝V_BN-v_in(t)(4)

此处，V_BP是V_P+的DC分量，其为PMOS晶体管211P建立偏压，V_BN是V_N-的DC分量，其为NMOS晶体管211N建立偏压，并且v_in(t)表示作为时间t的函数的交流(alternatingcurrent,AC)信号。尽管V_P+和V_N-具有不同的DC分量，但除极性反转外，它们具有相同的AC分量。就AC分量而言，V_P+及V_N-形成差分信号。在功能上，就AC分量而言，混合差分放大器200A及传统差分放大器100是相同的。然而，与使用同类型的装置来放大差分信号不同的，混合差分放大器200A使用了不同类型的装置：PMOS晶体管211P及212P用于放大V_P+，而NMOS晶体管211N及212N用于放大V_N-。假设第一叠接放大器(包括PMOS晶体管211P及212P)和第二叠接放大器(包括NMOS晶体管211N及212N)被适当地调整大小并施加偏压，以具有基本相等的跨导(transconductance)，则第一电流I_2a将基本上等于第二电流I_2b，并且即使V_P+及V_N-随v_in(t)变化，共源节点219处的电压V_CS也可以是基本上固定的。因此，大的v_in(t)不会导致PMOS晶体管211P及NMOS晶体管211N的实质“源极退化”。也因此在这方面，混合差分放大器200A本质上优于图1的传统差分放大器100。

图2B示出了根据本发明的另一实施例的混合差分放大器200B的示意图。图2B的混合差分放大器200B与图2A的混合差分放大器200A相同，除了图2A中的核心电路210由替代核心电路210_1取代，其中，核心电路210_1与图2中的核心电路210相同，除了核心电路210中的混合叠接对212被替代核心电路210_1中的替代混合叠接对212_1取代。混合叠接对212_1与混合叠接对212相同，但PMOS晶体管212P及NMOS晶体管212N的源极及栅极通过第一电容C1及第二电容C2交叉耦合，而PMOS晶体管的漏极及栅极212P及NMOS晶体管212N通过第三电容C3及第四电容C4交叉耦合。更具体地说，NMOS晶体管212N的源极通过电容C1耦合到PMOS晶体管212P的栅极；PMOS晶体管212P的源极通过电容C2耦合到NMOS晶体管212N的栅极上；NMOS晶体管212N的漏极通过电容C3耦合到PMOS晶体管212P的栅极；PMOS晶体管212P的漏极通过电容C4耦合到NMOS晶体管212N的栅极。此外，在PMOS晶体管212P的栅极及“V_BC1”之间置入第一电阻R1，并在NMOS晶体管212N的栅极及"V_BC2"之间置入第二电阻R2。

此配置使得替代混合差分放大器200B的偏压条件与混合差分放大器200A的偏压条件相同。PMOS晶体管212P及NMOS晶体管212N之间的源极及栅极通过电容C1及C2的交叉耦合可提供第一正反馈，其可有效提高混合差分放大器200B的增益。PMOS晶体管212P及NMOS晶体管212N之间的漏极及栅极通过电容C3及C4的交叉耦合可提供第二正反馈，其亦可有效提高混合差分放大器200B的增益。事实上，第二正反馈往往比第一正反馈更强且更有效，因为在MOS晶体管的漏极上的电压信号往往比其源极上的电压信号强，而这正好适用于PMOS晶体管212P及NMOS晶体管212N。然而，第二正反馈可能由于具有高增益而可能导致不稳定，因此必须谨慎使用。在另一个实施例中，移除了电容C3及C4；也就是说，不使用第二正反馈。V_O+及V_O-是负载230上的输出的电压。

图3中描绘了根据本发明的实施例的互补型混合差分放大器300的示意图。互补型混合差分放大器300包括第一混合差分放大器310及第二混合差分放大器320。第一混合差分放大器310与图2A中的混合差分放大器200A相同。(注意，为简洁起见，图2A中包括电容233、CN1及CN2的可选实施例未在图3中明确示出，但是它们可以由电路设计者自行决定。)第二混合差分放大器320与第一混合差分放大器310相同，除了是电压V_P-及电压V_N+输入至第二混合差分放大器320，而不是V_P+及V_N-输入至第二混合差分放大器320，其中：

V_P-＝V_BP-v_in(t)(5)

V_N+＝V_BN+v_in(t)(6)

以此方式，提供给第二混合差分放大器320的输入与提供给第一混合差分放大器310的输入互补。两个混合差分放大器310及320的共源节点连接在一起，而产生共源电压V_CM。第一混合差分放大器310具有标记为311及312的两个电感；第二混合差分放大器320具有标记为321和322的两个电感；V_3a及V_3b分别用来表示第一混合差分放大器310的输出节点N311及N312处的电压；V_3c及V_3d分别用来表示第二混合差分放大器320的输出节点N321及N322处的电压；I_3a和I_3b分别用来表示电感311及312的电流；且I_3c及I_3d分别用来表示电感321及322的电流。

其中，两个混合差分放大器310及320皆以图2B中的混合差分放大器200B代替虽未在图中明确示出，但为对于本领域技术人员而言是一种替代实施方式；也就是说，正反馈用于增强增益。

第一混合差分放大器310的输出(即V_3a及V_3b，或I_3a及I_3b)及第二混合差分放大器320的输出(即V_3c及V_3d，或I_3c及I_3d)可使用图4A所示的功率组合网络400A进行组合。功率组合网络400A包括：电感411用以与电感311产生电感耦合K11；电感412用以与电感312产生电感耦合K12；电感421用以与电感312产生电感耦合K21；且电感422用以与电感322产生电感耦合K22。电感411、412、421及422的连接方式使其与电感311、312、321及322相耦合的各自的电压可以有效的总和，从而在节点N412及节点N422上分别产生电压V_4a及V_4b，其可表示为V_3a、V_3b、V_3c、V_3d的总和。作为示例用于说明目的：电感311、312、321、322、411、412、421及422都具有相同的电感，且电感耦合K11、K12、K21及K22都具有大致统一的耦合系数，因此可得到

V_4a-V_4b＝V_3b-V_3a+V_3c-V_3d(7)

须注意，V_3b-V_3a表示第一混合差分放大器310的输出，V_3c-V_3d表示第二混合差分放大器320的输出，因此V_4a-V_4b表示两个混合差分放大器310及320的输出的和。

在图4B所示的替代实施例中，电感411、412、421及422连接的方式，使其与电感311、312、321和322相耦合的各自的电流可以有效地总和，从而使分别输出到节点N411及N421的电流I_4a及I_4b可以代表I_3a、I_3b、I_3c及I_3d的总和。在前面所述的相同条件下(即电感311、312、321、322、411、412、421及422均具有相同的电感值，且电感耦合K11、K12、K21及K22均具有近似统一的耦合系数)，可以得到

I_4a-I_4b＝I_3a+I_3b–(I_3c+I_3d)(8)

须注意，I_3a+I_3b表示第一混合差分放大器310的输出，并且I_3c+I_3d表示第二混合差分放大器320的输出，因此I_4a-I_4b表示两个混合差分放大器310及320的输出的和。

相比之下，图4A的功率组合网络400A有益于产生高输出电压，而图4B的功率组合网络400B有益于产生高输出电流。

如图5中所示的流程图所述，一种方法包括：(步骤510)接收第一电压及第二电压，其中第一电压的AC分量是第二电压的AC分量的反转(inversion)；(步骤520)使用包括第一p型通道金属氧化物半导体(PMOS)晶体管的第一共源放大器将第一电压转换为第一电流；(步骤530)使用包括第一n型通道金属氧化物半导体(NMOS)晶体管的第二共源放大器将第二电压转换为第二电流，其中第一共源放大器及第二共源放大器共用共源节点；(步骤540)使用包括第二PMOS晶体管的第一共栅放大器将第一电流中继为第三电流；(步骤550)使用包括第二NMOS晶体管的第二共栅放大器将第二电流中继为第四电流；以及(步骤560)以负载端接第三电流及第四电流。

本领域技术人员将容易地观察到，可以在保留本发明的启示的同时对装置及方法进行多种修改及更改。因此，上述公开内容应被解释为仅受所附权利要求的范围及界限的限制。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求内。