阅读说明：本技术 一种薄膜晶体管集成的放大器 (Thin film transistor integrated amplifier ) 是由 张盛东 廖聪维 梁键 安军军 邱赫梓 彭志超 杨激文 于 2020-08-17 设计创作，主要内容包括：本发明公开了一种薄膜晶体管集成的放大器,包括单端放大电路单元,其中输入放大电路用于输入放大电路用于对其信号输入端接收的信号进行放大；自举上拉电路用于对信号输出端所输出信号的电位进行上拉,并增大自举上拉电路的输出阻抗,以提升单端放大电路单元的放大增益；本发明还包括双端放大电路单元,其中正/负相输入电路用于对其正/负相信号输入端接收的正/负相位信号进行放大；正/负相位自举上拉电路用于对正/负相位输出信号的电位进行上拉,并增大正/负相位自举上拉电路的输出阻抗,以提升双端放大电路单元的放大增益；本发明通过提升单端放大电路单元、双端放大电路单元的放大增益,使得薄膜晶体管集成的放大器具有较优的性能。(The invention discloses a thin film transistor integrated amplifier, which comprises a single-ended amplifying circuit unit, wherein an input amplifying circuit is used for amplifying a signal received by a signal input end of the input amplifying circuit; the bootstrap pull-up circuit is used for pulling up the potential of a signal output by the signal output end and increasing the output impedance of the bootstrap pull-up circuit so as to improve the amplification gain of the single-ended amplification circuit unit; the invention also comprises a double-end amplifying circuit unit, wherein the positive/negative phase input circuit is used for amplifying the positive/negative phase signal received by the positive/negative phase signal input end; the positive/negative phase bootstrap pull-up circuit is used for pulling up the potential of the positive/negative phase output signal and increasing the output impedance of the positive/negative phase bootstrap pull-up circuit so as to improve the amplification gain of the double-end amplification circuit unit; the invention improves the amplification gain of the single-end amplification circuit unit and the double-end amplification circuit unit, so that the amplifier integrated by the thin film transistor has better performance.)

一种薄膜晶体管集成的放大器

技术领域

本发明涉及放大器技术领域，具体涉及一种薄膜晶体管集成的放大器，其可应用于薄膜晶体管集成的放大器的光电传感电路和系统、电源管理电路和系统、滤波电路和系统、温度传感电路和系统、生物医疗信号调制解调电路、射频信号的识别和调制等。

背景技术

薄膜晶体管(thin film transistor,TFT)技术飞速发展，推动了以大尺寸电视显示及高分辨率小尺寸便携显示为代表的有源显示技术的显著进步。从传统意义上来说，TFT只是作为有源显示阵列的开关元件，用于显示电压信号的传递。随着有源阵列有机发光显示(AMOLED)，微型发光二极管显示(micro LED)等新兴显示技术逐步实现规模化量产，TFT可能的应用范围被极大的拓展，可以实现的功能包括显示像素内电压-电流转化、面板周边的驱动电路集成、显示面板内的光电传感等。由于TFT适合于低温度的大面积制备，TFT集成电路及其系统有利于减少驱动IC及其连接线的使用，在光电图像传感器、显示阵列内的光电传感、柔性传感器等下一代电子技术中可能有广阔的发展前景。

TFT在传统上只适合于数字电路的集成，现今如何采用TFT集成实现模拟电路的功能已经成为TFT集成电路发展的根本问题。TFT集成的放大器就是模拟电路领域一个最基本的功能单元，其可应用在TFT的光电传感电路中，通过TFT集成的放大器在放大微弱光电信号的同时，还可以有效地抑制外部噪声量。然而，现有TFT集成的放大器电路仍存在增益较低、受自身寄生电容的影响而带宽较低以及可靠性偏低的技术问题。

发明内容

本发明主要解决的技术问题是如何提升薄膜晶体管集成的放大器的放大增益。

根据第一方面，一种实施例中提供一种薄膜晶体管集成的放大器，包括单端放大电路单元，所述单端放大电路单元包括：输入放大电路和自举上拉电路；

所述输入放大电路用于对其信号输入端接收的信号进行转化，并通过信号输出端输出；

所述自举上拉电路用于对信号输出端所输出信号的电位进行上拉，并增大所述自举上拉电路的输出阻抗，以稳定所述单端放大电路单元的静态工作点以及提升所述单端放大电路单元的放大增益，所述单端放大电路单元的放大增益与所述自举上拉电路的输出阻抗正相关。

根据第二方面，一种实施例中提供一种薄膜晶体管集成的放大器，包括双端放大电路单元，所述双端放大电路单元包括：正相输入电路、负相输入电路、正相自举上拉电路和负相自举上拉电路；

所述正相输入电路用于对其正相信号输入端接收的正相位信号进行转化，并通过正相信号输出端输出；

所述负相输入电路用于对其负相信号输入端接收的负相位信号进行转化，并通过负相信号输出端输出；

所述正相自举上拉电路用于对正相信号输出端所输出的正相位输出信号的电位进行上拉，并增大所述正相自举上拉电路的输出阻抗，以稳定所述双端放大电路单元的静态工作点以及提升所述双端放大电路单元的放大增益；

所述负相自举上拉电路用于对负相信号输出端所输出的负相位输出信号的电位进行上拉，并增大所述负相自举上拉电路的输出阻抗，以稳定所述双端放大电路单元的静态工作点以及提升所述双端放大电路单元的放大增益。

依据上述实施例的一种薄膜晶体管集成的放大器，其包括单端放大电路单元，在单端放大电路单元中，通过自举上拉电路对信号输出端所输出信号的电位进行上拉，使输出信号能保持一较高电平，具有较强的驱动能力，并且该自举上拉电路通过电路拓扑设计大幅度增大了自举上拉电路的输出阻抗，由于放大器的输出阻抗为自举上拉电路的输出阻抗和输入放大电路的输出阻抗的并联值，因此增大自举上拉电路的输出阻抗在一定程度上也增加了放大器的输出阻抗，再由于放大器的放大增益与输出阻抗和跨导的乘积呈正比，增加放大器的输出阻抗，则提升了放大器的放大增益。

依据上述实施例的一种薄膜晶体管集成的放大器，其包括双端放大电路单元，在双端放大电路单元中，通过正/负相自举上拉电路对正/负信号输出端所输出信号的电位进行上拉，使正/负相位输出信号能保持一较高电平，具有较强的驱动能力，并且该正/负相自举上拉电路通过电路拓扑设计大幅度增大了正/负相自举上拉电路的输出阻抗，由于放大器的输出阻抗为正/负相自举上拉电路的输出阻抗和正/负相输入电路的输出阻抗的并联值，因此增大正/负相自举上拉电路的输出阻抗在一定程度上也增加了放大器的输出阻抗，再由于放大器的放大增益与输出阻抗和跨导的乘积呈正比，增加放大器的输出阻抗，则提升了放大器的放大增益。

附图说明

图1为一种实施例的薄膜晶体管集成的放大器的结构框图；

图2为一种实施例的单端放大电路单元的电路图；

图3为一种实施例的单端输入单端输出双级型放大器的电路图；

图4为不同自举上拉结构的单端输入单端输出薄膜晶体管集成的放大电路的瞬态响应和交流分析示意图；

图5为一种实施例的薄膜晶体管集成的放大器的结构框图；

图6为一种实施例的双端放大电路单元的电路图；

图7为另一种实施例的双端放大电路单元的电路图；

图8为再一种实施例的双端放大电路单元的电路图；

图9为又一种实施例的双端放大电路单元的电路图；

图10为堆叠晶体管结构的双端薄膜晶体管集成的放大器的交流分析和频谱响应示意图；

图11为堆叠晶体管结构的双端薄膜晶体管集成的放大器的交流分析和频谱响应示意图；

图12为一种基于薄膜晶体管集成的放大器的迟滞比较器的电路图；

图13为一种基于薄膜晶体管集成的放大器的单谐振荡电路的电路图；

图14为一种基于薄膜晶体管集成的放大器的电压跟随电路的电路图；

图15为一种电压跟随电路的瞬态响应模拟结果示意图；

图16为现有薄膜晶体管集成的放大器的电路图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

薄膜晶体管(TFT)集成的放大器电路包括单端输入单端输出单级型放大器、单端输入单端输出多级型放大器、双端输入双端输出单级型放大器和双端输入双端输出多级型放大器，其中单级型放大器和多级型放大器的区别在于，单级型放大器只包括一个放大电路单元，多级型放大器包括至少两个级联的放大电路单元，单级型放大器是多级型放大器的基础，对于多级型放大器来说，只有单级型放大器具有较大放大增益，才可能通过多级放大电路单元的级联，使得整个放大器具有较高放大增益。请参考图16，图16为现有薄膜晶体管集成的放大器的电路图，其中(a)为一种单端输入单端输出单级型放大器，(b)为一种双端输入双端输出单级型放大器，这两种放大器电路的输出阻抗和跨导均由晶体管自身参数来决定，因此难以做到较大的放大增益。

在本发明实施例中，通过具有自举上拉结构的电路对放大器输出信号电位进行上拉，使得放大器的输出部分具有较合适的直流偏置电位，并增大了放大器的输出阻抗，由于放大器的放大增益与输出阻抗和跨导的乘积呈正比，从而提升了放大器的放大增益。

需要说明的是，本发明实施例的放大器电路中所包含的薄膜晶体管(TFT)并不局限于单一类型的薄膜晶体管，可以为N型(电子导电类型的)的非晶硅(a-Si)TFT，或者铟镓锌氧化物(IGZO)TFT，或者是P型(空穴导电类型的)的低温多晶硅(LTPS)TFT或者OTFT，或者是其他金属氧化物TFT等。

实施例一：

请参考图1，图1为一种实施例的薄膜晶体管集成的放大器的结构框图，所述的放大器包括单端放大电路单元10，单端放大电路单元10包括：输入放大电路101和自举上拉电路102。

输入放大电路101用于对其信号输入端VIN接收的信号进行转化，并通过信号输出端Vout输出。

自举上拉电路102用于对信号输出端Vout所输出信号的电位进行上拉，并增大自举上拉电路102的输出阻抗，以稳定单端放大电路单元的静态工作点以及提升单端放大电路单元的放大增益，单端放大电路单元的放大增益与自举上拉电路102的输出阻抗正相关。

在本实施例中，根据放大器的不用应用场合，输入放大电路101对其信号输入端VIN接收的信号进行转化，可以是将接收的电压信号转化为电流信号来实现信号输入端VIN接收的电压信号的放大，例如共源型放大器；还可以是将接收的电压信号转化为电压信号来实现电流或者电荷的放大，例如源极跟随型放大器。

本实施例中，单端放大电路单元的放大增益与单端放大电路单元的输出阻抗和单端放大电路单元跨导的乘积呈正比，而单端放大电路单元的输出阻抗为输入放大电路101的输出阻抗和自举上拉电路102的输出阻抗的并联值，本实施例中的自举上拉电路102为具有“自举上拉结构”的电路，其在输入放大电路101处于放大状态时，也就是输入放大电路101所输出的信号电位较高时，形成一类似恒流源的结构，使得单端放大电路单元10具有较高的稳定静态工作点，且自举上拉电路102的输出阻抗趋于无穷大，此时单端放大电路单元10的输出阻抗也会在一定程度上增大，使得单端放大电路单元10的放大增益随之增大。

请参考图2，图2为一种实施例的单端放大电路单元的电路图，其中输入放大电路101包括第一晶体管T1，第一晶体管T1的控制极耦合至信号输入端VIN，第一晶体管T1的第一极耦合至信号输出端Vout，第一晶体管T1的第二极耦合至预设低电平电压源VSS。本实施例中的输入放大电路101由于只包含一个第一晶体管T1，因此该输入放大电路101的输出阻抗和跨导完全取决于第一晶体管T1的自身参数(例如晶体管中沟道的宽长比、晶体管迁移率、单位栅介质层电容量、阈值电压等)以及加载在第一晶体管T1上的栅极-源极电压，晶体管中沟道的宽长比的值越大，则其跨导越大，加载在第一晶体管T1上的栅极-源极电压越大，其跨导也越大，而第一晶体管T1的输出阻抗也是相对较小的一个值。

其中，第一晶体管T1的控制极耦合至信号输入端VIN，可以是第一晶体管T1的控制极连接至信号输入端VIN，也可以是将第一晶体管T1的控制极的能量(电流)传送至信号输入端VIN，本实施例中其余晶体管的耦合连接与第一晶体管T1相同。

需要说明的是，本实施例中所涉及的晶体管以N型的a-Si TFT为例进行说明，其中晶体管的控制极为栅极，第一极为漏极，第二极为源极。

在一实施例中，自举上拉电路102包括第二晶体管T2、第三晶体管T3和第一上拉电容CB1；第三晶体管T3的控制极、第一极以及第二晶体管T2的第一极均耦合至预设高电平电压源VDD，第三晶体管T3的第二极耦合至第二晶体管T2的控制极、第一上拉电容CB1的一端，第一上拉电容CB1的另一端和第二晶体管T2的第二极耦合至信号输出端Vout。本实施例中，当信号输出端Vout的电位增加时，第一上拉电容CB1与信号输出端Vout连接的下极板上的电压增加，由于电容CB1具有较强的电荷存储能力，那么第一上拉电容CB1的上极板的电压和其下极板的电压的差值维持不变。正是由于上拉电容CB1保持上下极板间电压差的作用，即所谓“电压自举效应”，第二晶体管T2的栅源电压VGS(即T2的控制极与第二极的电位差)维持着恒定的水准，此时导通着的第二晶体管T2相当于一恒流源，其输出阻抗趋向于无穷大。从上述分析可知，自举上拉电路102通过第一上拉电容CB1能够保持电压的特性形成自举上拉结构，使得自举上拉电路102具有趋于无穷大的输出阻抗，而单端放大电路单元的输出阻抗为输入放大电路101和自举上拉电路102的输出阻抗的并联值，在自举上拉电路102具有趋于无穷大的输出阻抗的情况下，其并联值也会在一定程度上增大，单端放大电路单元输出阻抗的增大，使得单端放大电路单元的放大增益也随之增大，即提升了薄膜晶体管集成的放大器的放大增益。

在另一实施例中，自举上拉电路102包括第二晶体管T2、第三晶体管T3；第三晶体管T3的控制极、第一极以及第二晶体管T2的第一极均耦合至预设高电平电压源VDD，第三晶体管T3的第二极耦合至第二晶体管T2的控制极，第二晶体管T2的第二极耦合至信号输出端Vout。由于第二晶体管T2的栅极-源极(控制极-第二极)之间本身具有一个寄生电容，与第一上拉电容CB1相比该寄生电容的电容量较小，但其同样具备保持寄生电容上下极板间电压差的作用，即所谓“电压自举效应”，第二晶体管T2的栅源电压VGS维持着恒定的水准，此时导通着的第二晶体管T2相当于一恒流源，其输出阻抗趋向于无穷大，同理使得单端放大电路单元的放大增益也随之增大，即提升了薄膜晶体管集成的放大器的放大增益。

本实施例中预设高电平电压源VDD和预设低电平电压源VSS提高相对的高电平电压和低电平电压，具体与放大器应用电路的电压范围有关，并且预设高电平电压源VDD所提供的高电平电压一定大于预设低电压电压源VSS所提供的低电平电压。

在一实施例中，放大器还包括多个级联的单端放大电路单元，其中第一级的单端放大电路单元的信号输入端VIN用于接收外部的信号，其他级的单端放大电路单元的信号输入端VIN用于接收上一级的单端放大电路单元的信号输出端(Vout)输出的信号。本实施例中，相较于单级的单端放大电路单元，级联的多个单端放大电路单元组成的放大器具备更大的信号放大能力以及更强的负载驱动能力。

放大器还包括第一级间信号传输电路，其连接在相邻级联的两个单端放大电路单元之间，用于阻隔上一级的单端放大电路单元输出信号中的直流信号，并将输出信号中的交流信号输出至下一级的单端放大电路单元；第一级间信号传输电路还用于为下一级的单端放大电路单元提供预设的直流偏置电压。

本实施例中多个级联的单端放大电路单元是指两个或两个以上通过级联连接的单端放大电路单元，对于具有多个级联单端放大电路单元的放大器来说，放大器的放大增益为每一级的单端放大电路单元的放大增益的乘积，因此单个单端放大电路单元的放大增益增大，通过级联可使得总的放大器具有较高放大增益。

当输入端VIN输入大信号时，因为输入信号的推力受限，单级放大器的输入管(例如晶体管T1)不能做到特别大，否则会造成输入信号波形的失真。但是对于较大输入信号、较重负载(主要是电容负载)的情况时，又需要放大器的输入管具有较大尺寸，才能提供出较强的驱动电流，因此单级放大器驱动能力具有一定限制，而多级的放大器可以通过逐级增加推力，既不影响输入信号的完整性，又提升了对负载的驱动能力。

对于CMOS集成的放大器而言，一般比较容易同时实现输入以及输出信号满摆幅，即放大器的输入信号范围是从VSS到VDD，其输出信号的范围也是VSS到VDD。但是，单极性的TFT集成的放大器中，其输入信号和输出信号的范围一般较小，其高电平一般小于VDD，或者低电平也大于VSS。因此，对于具有多个级联单端放大电路单元的放大器，一个需要重点考虑的问题是：放大器中的每一级的单端放大电路单元中信号输入端VIN接收的信号和信号输出端Vout输出的信号的电压域可能是不同的，也就是接收的信号和输出的信号的电压范围是不同的。例如若预设高电平电压源VDD为20V，信号输入端VIN接收的信号中的直流电压为5V左右时，那么信号输出端Vout输出的信号中的直流电压则在15V左右，此时若将上一级的单端放大电路单元的信号输出端Vout输出的信号中的直流电压作为下一级的单端放大电路单元的偏置电压，导致下一级的单端放大电路单元的偏置电压不合适，从而导致下一级的单端放大电路单元的放大增益变小，因此对于多级级联的放大器来说，每一级的单端放大电路单元的偏置电压应该相同。为了保证每一级的单端放大电路单元的偏置电压相同，本实施例通过在相邻两级的单端放大电路单元之间设置第一级间信号传输电路，其可将上一级的单端放大电路单元所输出信号中的直流信号阻隔掉，只让输出信号中的交流信号输出至下一级的单端放大电路单元中，还可以再为下一级的单端放大电路单元提供预设的直流偏置电压，使得每级单端放大电路单元的偏置电压均相同。

请参考图3，图3为一种实施例的单端输入单端输出双级型放大器的电路图，第一级间信号传输电路包括耦合电容Ccp、第七晶体管T7和第八晶体管T8；第七晶体管T7的控制极和第一极均耦合至预设偏置电压源VBIAS，第七晶体管T7的第二极耦合至所述第八晶体管T8的第一极和控制极，第八晶体管T8的第二极耦合至预设低电平电压源VSS，第七晶体管T7的第二极和第八晶体管T8的第一极之间形成直流偏置电压点，其用于给下一级的单端放大电路单元提供预设的直流偏置电压；耦合电容Ccp的一端耦合至上一级的单端放大电路单元的信号输出端Vout，耦合电容Ccp的另一端耦合至直流偏置电压点。耦合电容Ccp的作用在于阻隔上一级的单端放大电路单元输出信号中的直流信号，并将输出信号中的交流信号输出至直流偏置电压点与预设的直流偏置电压耦合后，输入下一级的单端放大电路单元中。在本实施例中，耦合电容Ccp具有“通交阻直”的作用，其对上一级的单端放大电路单元所输出信号中的直流信号进行阻隔，只通过输出信号中的交流信号，由于第七晶体管T7和第八晶体管T8串联连接，且第七晶体管T7和第八晶体管T8为两个相同的晶体管，因此直流偏置电压点的电压为VBIAS/2，因此可通过合理设置预设偏置电压源VBIAS的值，使得放大器中两级单端放大电路单元的偏置电压相同。

本实施例中的耦合电容Ccp阻隔了上一级的单端放大电路单元输出信号中的直流信号，拾取到交流信号，并仅仅将交流信号耦合到下一级的单端放大电路单元的第四晶体管T4的栅极。因此下一级的单端放大电路单元的第四晶体管T4的栅极上不仅有第七晶体管T7和第八晶体管T8提供的直流偏置电压，而且有来自上一级的单端放大电路单元的交流信号，根据电压叠加作用的原理，下一级的单端放大电路单元的第四晶体管T4能够在合适的偏置电压作用下，接收到上一级的单端放大电路单元所输出的交流信号并进行进一步地放大，其中第四晶体管T4的栅极电压为：其中R_T7和R_T8是T7以及T8的输出阻抗，ΔV_stage1是上一级的单端放大电路单元所输出的交流信号。本实施例中耦合电容CCP的取值有一定的要求，若CCP的取值过小，则从上一级的输出耦合到下一级的交流信号量就较小，这不利于提升放大电路的性能。对于二极管连接的T8而言，由于其对地电阻值的缘故，上一级的单端放大电路单元的输出电压难于100％的传输到下一级的单端放大电路单元的第四晶体管T4的栅极之上。同时，T7和T8的输出电阻值(R_T7和R_T8)也不能过小，否则下一级的单端放大电路单元的偏置部分则会消耗过多的静态电流，而且两级单端放大电路单元的输入晶体管(T1和T4)均处于较小值的电压偏置，能够达到抑制晶体管阈值电压漂移的目的。

请参考图4，图4为不同自举上拉结构的单端输入单端输出薄膜晶体管集成的放大器的瞬态响应和交流分析示意图，其中(a)为瞬态响应示意图；(b)为交流分析示意图。需要说明的是，本实施例所提供的各种薄膜晶体管集成的放大器，并不局限在某一固定类型的薄膜晶体管，可以采用N型的a-Si TFT，或者IGZO TFT，或者是P型的LTPS TFT或者OTFT，或者是其他金属氧化物TFT等。本实施例根据a-Si TFT的基本特性进行的SPICE仿真结果，仅仅是以a-Si TFT作为案例作为说明，并不能局限地认为，本发明只能用a-Si TFT来实现电路集成。而实际上，a-Si TFT的迁移率相对较低、寄生电容等相对较大，其用于电路集成相对处于较劣势的状态；若a-Si TFT集成的电路都能实现较高的电路性能，则可以认为该电路的优势较明显。换言之，采用更高性能的TFT做电路集成时，其电路的性能可能更好。

图4中对比了单级的TFT集成的放大其以及两级级联的TFT集成的放大器的瞬态以及交流响应，其中CS-amp为级联的两级放大器，S-amp为单级放大器。从图4中的(a)所示出的瞬态响应分析情况来看，当接收的信号的直流值在5V附近时，输出信号的直流值为10V。由于电路的高电平值为20V，根据TFT等效阻抗分压的原理，当接收的信号中的信号的直流值达到10V的时候，输出信号的直流值将降低到10V以下。因此，瞬态响应反映了单级放大器接收的信号及输出的信号的电压域不同的问题。对于图4所示的两级级联TFT集成的放大器，由于合适的电容耦合以及直流偏置结构，能够较好地解决单级放大器电压域不同的问题，而且多级级联电路的放大增益显著提升。从图4中的(b)所示出的交流分析结果来看，单级放大器的增益约为17dB，而级联的两级放大器的增益则达到了32dB，而且放大器在100Hz到100kHz均保持了较高的增益，这说明虽然本实施例采用的TFT集成元件为迁移率较低的a-Si TFT，但其集成的放大器仍然取得了较优的性能。

实施例二：

请参考图5，图5为一种实施例的薄膜晶体管集成的放大器的结构框图，所述的放大器包括级联的至少一个双端放大电路单元20，双端放大电路单元20包括：正相输入电路201、负相输入电路202、正相自举上拉电路203和负相自举上拉电路204。

正相输入电路201用于对其正相信号输入端VIN_P接收的正相位信号进行转化，并通过正相信号输出端VOUT_P输出。

负相输入电路202用于对其负相信号输入端VIN_N接收的负相位信号进行转化，并通过负相信号输出端VOUT_N输出。

正相自举上拉电路203用于对正相信号输出端VOUT_P所输出的正相位输出信号的电位进行上拉，并增大正相自举上拉电路203的输出阻抗，以稳定双端放大电路单元的静态工作点以及提升双端放大电路单元20的放大增益。

负相自举上拉电路204用于对负相信号输出端VOUT_N所输出的负相位输出信号的电位进行上拉，并增大负相自举上拉电路204的输出阻抗，以稳定双端放大电路单元的静态工作点以及提升双端放大电路单元20的放大增益。

在本实施例中，根据放大器的不用应用场合，正/负相输入放大电路对正/负相信号输入端接收的正/负相位信号进行转化，可以是将接收的正/负相位的电压信号转化为电流信号来实现对所接收的正/负相位电压信号的放大，例如共源型放大器；还可以是将接收的正/负相位的电压信号转化为电压信号来实现正/负相位的电流或者电荷的放大，例如源极跟随型放大器。

本实施例中，正相信号输出端VOUT_P还耦合至负相输入电路的反馈端，形成第一正反馈环路，用于增大负相输入电路的跨导，以提升双端放大电路单元的放大增益。

负相信号输出端VOUT_N还耦合至正相输入电路的反馈端，形成第二正反馈环路，用于增大正相输入电路的跨导，以提升双端放大电路单元的放大增益。

请参考图6，图6为一种实施例的双端放大电路单元的电路图，其中负相输入电路202包括第九晶体管T9、第十晶体管T10和第十一晶体管T11。第九晶体管T9和第十晶体管T10的控制极耦合至负相信号输入端VIN_N，第九晶体管T9的第一极耦合至负相输入电路的反馈端，其用于接收正相位输出信号，第九晶体管T9的第二极耦合至第十晶体管T10的第一极并形成串联中间节点，第十晶体管T10的第二极耦合至预设电流源IBIAS，第十一晶体管T11的第一极耦合至串联中间节点，第十一晶体管T11的第二极耦合至预设电流源IBIAS，第十一晶体管T11的控制极耦合至负相信号输出端VOUT_N，负相信号输出端VOUT_N耦合至正相输入电路的反馈端。

正相输入电路201包括第十二晶体管T12、第十三晶体管T13和第十四晶体管T14。第十二晶体管T12和第十三晶体管T13的控制极耦合至正相信号输入端VIN_P，所述第十二晶体管T12的第一极耦合至正相输入电路的反馈端，其用于接收负相位输出信号，第十二晶体管T12的第二极耦合至第十三晶体管T13的第一极并形成串联中间节点，第十三晶体管T13的第二极耦合至预设电流源IBIAS，所述第十四晶体管T14的第一极耦合至串联中间节点，第十四晶体管T14的第二极耦合至预设电流源IBIAS，第十四晶体管T14的控制极耦合至正相信号输出端VOUT_P，正相信号输出端VOUT_P耦合至负相输入电路的反馈端。

在本实施例中，负相输入电路202中的第九晶体管T9和第十晶体管T10，以及正相输入电路201中的第十二晶体管T12和第十三晶体管T13构成了堆叠结构，由于堆叠结构的引入，使得第十一晶体管T11和第十四晶体管T14能够分别对正相输入电路和负相输入电路的跨导进行正反馈调节，当负相信号输入端VIN_N所接收的负相位信号的电压值越正，即第九晶体管T9和第十晶体管T10的下拉能力越强，此时负相信号输出端VOUT_N所输出的负相位输出信号的电压值越正，从而第十一晶体管T11的下拉能力也增强，则负相输入电路的跨导随之增大。与此同时，正相信号输入端VIN_P所接收的正相位信号的电压值越负，即第十二晶体管T12和第十三晶体管T13的下拉能力越弱，同时由于正相信号输出端VOUT_P的电位被下拉降低，第十四晶体管T14的下拉能力变弱，也就是T14增加了正相输入电路201的跨导调节能力。反之亦然。总之，由于第一正反馈环路和第二正反馈环路的引入，该双端放大电路单元的正、负相输入电路的跨导值被有效地增加，从而有利于提高放大器的放大增益。

本实施例中，正相自举上拉电路203和负相自举上拉电路204分别包括第一电阻R1和第二电阻R2，第一电阻R1耦合在预设高电平电压源VDD和负相输入电路202的反馈端之间，第二电阻R2耦合在预设高电平电压源VDD和正相输入电路201的反馈端之间。

本实施例中所提供的双端放大电路单元的静态工作点包括如下两种情况：

(1)由于预设电流源IBIAS被平分到第一电阻R1和第二电阻R2所在的负相输入电路和正相输入电路，因此双端放大电路单元所输出的静态工作电压值为VDD-R1*IBIAS/2。

(2)对于T9或者T12，其符合关系：IBIAS/2＝k*(VGS-Vth)2；因此，M/N点的静态工作电压为：VS＝VG-Vth-(IBIAS/2/k)1/2，其中VS为T9或者T12的源极电压，VG为T9或者T12的栅极电压，VGS为T9或者T12的栅极-源极电压，Vth为T9或者T12的门限电压。

对于图6所示的双端放大电路单元，第九晶体管T9和第十二晶体管T12的栅极静态工作电压虽然较为固定，但是它们的源极电压在正反馈的控制下，可以调制的幅度空间达到两倍的VDS。因此，本实施例提供的双端放大电路单元的跨导和输出阻抗同时实现了调节，使得其具有较高的放大增益。

请参考图7，图7为另一种实施例的双端放大电路单元的电路图，本实施例中双端放大电路单元的正相输入电路201和负相输入电路202的电路结构与图5所示实施例的双端放大电路单元中的正相输入电路201和负相输入电路202相同，其区别在于正相自举上拉电路203和负相自举上拉电路204的不同。

在本实施例中，负相自举上拉电路204包括第十五晶体管T15和第十六晶体管T16，第十五晶体管T15的控制极、第一极和第十六晶体管T16的第一极均耦合至预设高电平电压源VDD，第十五晶体管T15的第二极耦合至第十六晶体管T16的控制极，第十六晶体管T16的第二极耦合至负相输入电路的反馈端。其中，正相自举上拉电路203与负相自举上拉电路204的电路结构相同。

由于图6所示实施例存在正/负相自举上拉电路中R1和R2电阻值难以取舍的矛盾，当需要正/负相输出端输出较低电位时，则期望R1和R2的电阻值较大，以避免上拉部分电流影响到下拉的电位值；当需要正/负相输出端输出较高电位时，则期望R1和R2的电阻值较小，导致第一电阻R1和第二电阻R2的电阻值较难选择。

本实施例所提供的正/负相自举上拉电路采用堆叠晶体管结构，堆叠晶体管结构的输出阻抗具有动态可调节特性，例如当负相信号输出端VOUT_N所输出的负相位输出信号为高电平时，第十六晶体管T16的栅极电位由于电压自举的效应，可能增加到预设高电平电压源VDD以上，也就是随着负相位输出信号的电压的增加，在T16的栅极-源极电容作用下，T16的栅极电压随着增加，从而保持着T16较强的上拉能力，等价地说，T16在负相位输出信号为高电平时具有较小的输出阻抗；当负相位输出信号为较低电压时，T16的栅极也被拉低，T16的驱动能力减弱，等价地看，此时T16具有较低的输出阻抗。通过上述分析可知，由于正/负相自举上拉电路采用了堆叠晶体管，使得其输出阻抗可动态调节，避免了恒定电阻难于取舍的矛盾。此外，另一个重要的方面，正/负相自举上拉电路采用恒定电阻时，其占用的面积较大，对于TFT工艺来说，可能用到栅金属层、源漏金属层、或者透明导电金属层(例如ITO层)作为电阻，由于正/负相输入电路中的TFT的导通调制电流在μA级别，这就使得正/负相自举上拉电路中的电阻一般在MΩ量级，如果采用TFT的这些金属导电层来实现电阻，那么必将占据相当多的版图面积；如果用TFT有源层(半导体层)来制备电阻，可能对于减少版图面积具有一定的意义，但是基于有源层工艺制备得到的电阻值受到环境光照、温度、工艺波动等各方面因素的影响，其阻值很难稳定。

相比较而言，本实施例避免了电阻制备困难的问题，采用堆叠晶体管不仅占据的面积较小，而且性能较稳定，对于温度、光照等环境因素变化的抑制能力较强。

请参考图8，图8为再一种实施例的双端放大电路单元的电路图，本实施例中双端放大电路单元的正相输入电路201和负相输入电路202的电路结构与图6所示实施例的双端放大电路单元中的正相输入电路201和负相输入电路202相同，其区别在于正相自举上拉电路203和负相自举上拉电路204的不同。

其中负相自举上拉电路包括第十五晶体管T15，第十五晶体管T15的控制极、第一极均耦合至预设高电平电压源VDD，第十五晶体管T15的第二极耦合至负相输入电路的反馈端。其中，正相自举上拉电路203与负相自举上拉电路204的电路结构相同。

本实施例中的第十五晶体管T15相当于一个二极管，其可以通过晶体管尺寸的缩放，例如减少沟道的宽度(W)、增加沟道的长度(L)，增大输出阻抗，同时其占据的电路版图面积还能较小，阻抗匹配以及精确控制较容易实现。

请参考图9，图9为又一种实施例的双端放大电路单元的电路图，本实施例中双端放大电路单元的正相输入电路201和负相输入电路202的电路结构与图6所示实施例的双端放大电路单元中的正相输入电路201和负相输入电路202相同，其区别在于正相自举上拉电路203和负相自举上拉电路204的不同。

其中负相自举上拉电路204包括：第十五晶体管T15、第十六晶体管T16和第二电容CB2，第十五晶体管T15的控制极、第一极以及第十六晶体管T16的第一极均耦合至预设高电平电压源VDD，第十五晶体管T15的第二极耦合至第十六晶体管T16的控制极、第二上拉电容CB2的一端，第二上拉电容CB2的另一端和第十六晶体管T16的第二极耦合至负相输入电路的反馈端。其中，正相自举上拉电路203与负相自举上拉电路204的电路结构相同。

在上述实施例中，虽然正/负相输入电路的堆叠反馈结构已经提升了正/负相输入电路的输出阻抗，但是正/负相自举上拉电路的输出阻抗仍难以有较大提升，例如对于采用恒定电阻的正/负相自举上拉电路，为了平衡输出驱动能力以及输出阻抗等因素，其输出阻抗较难提高。最理想型的正/负相自举上拉电路应该是恒流源，然而N型器件的晶体管很难实现标准的恒流源。

针对上述问题，本实施例以负相自举上拉电路为例来进行说明，本实施例引入了第二上拉电容CB2，在CB2的稳压作用下，第十六晶体管T16的栅极-源极电压差能够得到保持，即负相信号输出端VOUT_N的电压上升过程中，T16的栅极电压也跟随着上升，等效地来看，T16维持着较恒定的栅极-源极电压差，又由于其工作在饱和区，因此T16维持着恒定的驱动电流，换言之，T16就是一个恒流源。上述分析为负相自举上拉电路中第十六晶体管实现恒流源的过程，正相自举上拉电路同理。

本实施例中为了避免与T16寄生电容的影响，第二上拉电容CB2的电容值较大，否则在T16的栅极-源极电容，栅极-漏极电容的作用下，CB2很难发挥出保持预设的电流源的功能出来。

由于第二上拉电容CB2的取值较大，那么T16形成恒流源需要一定的时间，对于负相信号输入端VIN接收的负相位信号频率较高的情况下，其存在放大增益的衰减。同样地，在接收的负相位信号频率较低的情况下，由于电容充电到新的电位状态，双端放大电路单元电路进入到双稳态中，也很难获得较高的放大增益。因此，总的来看，该双端放大电路单元具有一定的带通特性，在一定的频率范围内其能够取得较高放大增益，在非常高或者非常低的频率范围内，其放大增益可能较低。

请参考图10，图10为堆叠晶体管结构的双端薄膜晶体管集成的放大器的交流分析和频谱响应示意图，本实施例中的放大器包括两级双端放大电路单元，其中第一级双端放大电路单元A0的中频输出达到20dB，第二级双端放大电路单元A1的中频输出为48dB，该放大器的一阶极点f0为16.6kHZ，当工作频率小于10Hz时，放大器的增益呈现衰减趋势，这主要是因为近似直流情况下，放大器内的电容元件等将内部节点泵浦到另外的不同电压状态；而在高频段，则因为电路内部的RC延迟等原因，造成了高频信号量的衰减。如图10所示，在10～10KHz的频段范围之内，放大器保持着较高的增益；在10KHz以上频段，则呈现出-20dB/Dec的衰减特性。

请参考图11，图11为堆叠晶体管结构的双端薄膜晶体管集成的放大器的交流分析和频谱响应示意图，图11中的(a)为无第一/第二正反馈环路的放大器的交流响应图；图11中的(b)为增加了第一/第二正反馈环路后的放大器的交流响应图，其中A0表示第一级双端放大电路单元，A1表示第二级双端放大电路单元。在第一/第二无正反馈环路时，第一级以及第二级双端放大电路单元的中频增益值分别为5dB和16dB；引入了第一/第二正反馈环路后，第一级以及第二级双端放大电路单元的中频增益值分别提高到20dB和47dB。这说明堆叠晶体管结构以及自举上拉结构，分别从增加等效跨导、增加输出阻抗的角度，有效地提升了放大器的放大增益。但是，同时应该看到，增加了第一/第二正反馈环路之后，放大器的一阶极点f0从0.64MHz降低到12.3KHz，因此，放大器的放大增益的提升是以有效带宽的减少为代价得到，因此本实施例提供的放大器适合于工作频率相对较低，但是对增益要求较高的场合，例如医疗健康、指纹识别、近距离无接触通信等。对于医疗健康的应用来说，因为生物特征信号的频率不高，但是其信号强度一般较弱；这就要求放大器对于低频噪声的抑制能力较强、有效信号拾取放大的能力较强，适合于柔性基板上制备，与衣服织物或者皮肤等能够很好地集成或者贴合。SPICE模拟的结果表明，本发明实施例提供的TFT集成的放大器的特性适合于这类医疗健康应用。

在一实施例中，放大器还包括多个级联的双端放大电路单元，其中第一级的双端放大电路单元的正相信号输入端VIN_P和负相信号输入端VIN_P用于分别接收外部的正相信号和负相信号，其他级的双端放大电路单元的正相信号输入端VIN_P和负相信号输入端VIN_P用于分别接收上一级的双端放大电路单元的正相信号输出端VOUT_P和负相信号输出端VOUT_N输出的信号

本实施例中的放大器还包括第二级间信号传输电路，其连接在相邻级联的两个双端放大电路单元之间，用于阻隔上一级的双端放大电路单元正相位输出信号和负相位输出信号中的直流信号，并将正相位输出信号和负相位输出信号中的交流信号分别输出至下一级的双端放大电路单元；第二级间信号传输电路还用于为下一级的双端放大电路单元提供预设的直流偏置电压。本实施例中的第二级间信号传输电路与实施例一中的第一级间信号传输电路的电路结构相同，均是为了保证每一级双端放大电路单元的直流偏置电压相同，以使每一级双端放大电路单元均具有较大的放大增益，第二级间信号传输电路的具体实施方式与第一级间传输电路相同，此处不再赘述，需要说明的是，在双端输入双端输出的放大器中每两级双端放大电路单元之间的第二级间信号传输电路有两个，分别用于负相和正相信号。

请参考图12，图12为一种基于薄膜晶体管集成的放大器的迟滞比较器的电路图，在所述的迟滞比较器中，放大器的负相信号输入端VIN_N耦合至VIN_1，正相信号输入端VIN_N耦合至两个第三电阻R3，因此该迟滞比较器的参考电压VREF由于比较器输出值的不同而发生着改变，对于迟滞比较器的高电平输出VH，比较器参考电压VREF＝VH/2，而比较器的低电平输出VL，比较器的参考电压VREF＝VL/2。综上，该迟滞比较器呈明显的迟滞比较特性。

请参考图13，图13为一种基于薄膜晶体管集成的放大器的单谐振荡电路的电路图，在所述的单谐振荡电路中，，放大器的负相信号输入端VIN_N耦合至VIN_2，正相信号输入端VIN_N耦合至两个第三电阻R4，其中负相信号输入端的RC(第四电阻R4和电容C)决定了单谐振荡电路的频率，当电容C的顶极板电压较低时，放大器输出高电平电压VH，输出的高电平电压通过第四电阻R4给电容C的顶极板进行充电，直到VIN端子的电压值达到了VH/2，然后放大器输出电压发生翻转，变成了VL，进而电容C的顶极板电压通过第四电阻R4支路进行放电，直到放电量达到VL/2。因此该单谐振荡电路的输出在VH和VL之间变化，振荡电路的周期由RC(第四电阻R4和电容C)的充放电时间常数决定。

请参考图14，图14为一种基于薄膜晶体管集成的放大器的电压跟随电路的电路图，在所述的电压跟随电路中，放大器位于反馈环节，主控环节是晶体管TR，晶体管TR的栅极耦合至放大器的信号输出端，以受到放大器的调制，放大器的正相信号输入端耦合至参考电压端VREF，其负相信号输入端耦合至输出端VOUT_3，本实施例中主控环节的晶体管TR为N型器件。

在本实施例中，电压跟随电路的目的是稳定输出电压，即使输入端VIN_3的电压跳变，输出电位也基本维系在VREF相关的电压水准。例如，当输入端VIN_3接收的信号电压偏高时，则可能导致VOUT_3也随之偏高，在放大器反馈作用下，晶体管TR的栅极电压随之降低，可以抑制VOUT_3随着输入端VIN_3所接收的信号的电压的增加而波动。

请参考图15，图15为一种电压跟随电路的瞬态响应模拟结果示意图，其中VIN_3在10V附近波动，其振荡幅度达到1V，振荡频率达到10KHz。对于采用传统的放大器而言，由于增益较低，在输出端子VOUT_3上仍然可以看到较明显的噪声电压，而本实施例所提供的放大器的增益得到显著提升，从而电压跟随电路的输出信号稳定度较明显提升，输出端子VOUT_3的电压波动幅度得到显著的抑制。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。