基于“倒e”结构的单电路多比特移相器
阅读说明：本技术 基于“倒e”结构的单电路多比特移相器 (Single-circuit multi-bit phase shifter based on inverted E structure ) 是由 刘云 刘凌云 于 2020-12-29 设计创作，主要内容包括：本发明公开了基于“倒E”结构的单电路多比特移相器,属于基本电气元件的技术领域。该移相器由上层微带结构、中间层介质板、下层金属板组成。上层微带结构由一条50Ω主传输线和三个N比特分支电纳加载单元组成,通过N个开关的通断实现单个N比特电纳加载单元中的N条微带传输线是否接入。因为PIN二极管开关被并联加载到微带传输线,而不是串联接入传输线,所以可以实现较低的插入损耗。设计的基于“倒E”结构的单电路多比特移相器的移相单元电路中只通过一条主传输线和三个N比特分支电纳加载单元实现了多比特移相功能,与传统的多比特移相器比较,该移相器单元的N个移相比特共用主传输线,具有电路紧凑、电路面积小、损耗低、易加工的优点。(The invention discloses a single-circuit multi-bit phase shifter based on an inverted E structure, and belongs to the technical field of basic electrical elements. The phase shifter is composed of an upper layer microstrip structure, a middle layer dielectric plate and a lower layer metal plate. The upper-layer microstrip structure consists of a 50 omega main transmission line and three N-bit branch susceptance loading units, and whether the N microstrip transmission lines in the single N-bit susceptance loading unit are connected or not is realized through the on-off of N switches. Because the PIN diode switches are loaded in parallel to the microstrip transmission line, rather than in series into the transmission line, lower insertion losses can be achieved. The designed single-circuit multi-bit phase shifter based on the inverted E structure realizes the multi-bit phase shifting function only through one main transmission line and three N-bit branch susceptance loading units, compared with the traditional multi-bit phase shifter, the N phase shifting bits of the phase shifter unit share the main transmission line, and the phase shifter has the advantages of compact circuit, small circuit area, low loss and easiness in processing.)
技术领域
本发明公开了基于“倒E”结构的单电路多比特移相器，涉及移相器，属于基本电气元件的技术领域。
背景技术
移相器广泛应用于相控阵系统中，为天线阵列的每个单元提供必要的插入相位以执行自适应波束形成和转向。随着相控阵系统的发展，需要大量的移相器来实现单个系统，因此尺寸紧凑、插入损耗低、功耗低成为移相器的关键设计要求。随着蜂窝技术的进步和多输入多输出技术在手机制造中的应用，移相器的尺寸由于空间的有限而受到限制。此外，移相器的尺寸紧凑性与开发成本相关。过高的插入损耗将大大降低发射功率，降低接收端的信噪比，从而损害通信系统的整体动态范围。所以研制出尺寸更紧凑、插入损耗更低、功耗更低的移相器对相控阵系统优化有着十分重要的意义。
传统的N位数字式移相器，一般由N个移相单元级联构成，最小相移量是（360°/2N），一共有2N种移相状态。传统的开关型多位移相器，由PIN二极管、场效应晶体管或高电子迁移率晶体管组成的单刀双掷开关数量多，插入损耗高。传统加载型多位移相器的移相量和驻波比随频率变化，因此工作频带较窄，因此只适用于小度数移相的应用场合。传统的反射型多位移相器，通常由3dB耦合器和两个相同的可调谐反射负载组成，但是相位带宽较窄。本申请旨在提出一种结构紧凑型单电路多比特移相器。
发明内容
本发明的发明目的是针对上述背景技术的不足，提供了基于“倒E”结构的单电路多比特移相器，通过单个移相单元实现了多比特移相的功能，多个移相比特共享一条主传输线，解决了传统移相器移相单元多、相对带宽较窄和损耗大的技术问题。
本发明为实现上述发明目的采用如下技术方案：
本发明通过一条主传输线和三个N比特分支电纳加载单元构成移相器的移相单元，主传输线的输入端为该单电路多比特移相器的输入端口，主传输线的输出端为该单电路多比特移相器的输出端口，3个N比特分支电纳加载单元等距离分布在主传输线的同侧或两侧，3个N比特分支电纳加载单元与主传输线呈倒E结构且具有对称性。每一个N比特分支电纳加载单元包括N个PIN二极管开关和N段微带传输线，N段微带传输线分别通过N个PIN二极管开关加载到主传输线的同一位置。分布在主传输线输入端口和输出端口的N比特分支电纳加载单元中的N段微带传输线的参数相同。各N比特分支电纳加载单元中用于同一移相量控制的微带传输线所连接的PIN二极管开关受控于同一信号，当受控于同一信号的微带线接入主传输线时，等同于一组等间距分布的微带线接入主传输线。PIN二极管开关被并联加载到主传输线，从而实现较低的插入损耗。主传输线被多个分支电纳加载单元重复使用，避免了每种相位状态对主传输线的需要。
基于“倒E”结构的单电路多比特移相器的设计原理基于“倒E”结构的单电路双比特移相器，该单电路双比特移相器包含一条主传输线和三个分支电纳加载单元，每一个分支电纳加载单元由两个PIN二极管和两段微带传输线构成，每一个分支电纳加载单元的两段微带传输线对称分布在主传输线的两侧或分布在主传输线的同侧。该单电路双比特移相器的三个分支电纳加载单元等间距对称地加载在主传输线上，并且用于同一移相量控制的微带线所连接的PIN二极管开关受控于同一信号。基于“倒E”结构的单电路双比特移相器呈现四种移相状态：ϕ0、ϕ0+ϕ1、ϕ0+ ϕ2和ϕ0+ ϕ1+ ϕ2。
基于“倒E”结构的单电路多比特移相器设计原理基于“倒E”结构的单电路三比特移相器，该单电路三比特移相器包含一条主传输线和三个分支电纳加载单元，每一个分支电纳加载单元由三个PIN二极管和三段微带传输线构成。将三个分支电纳加载单元中用于同一移相量控制的微带线划分为一组，其中，第一组和第三组的三段微带传输线位于主传输线同一侧，第二组的三段微带传输线位于主传输线的另一侧，每一组的三段微带传输线分布在主传输线同侧或两侧，并且每一组的三段微带传输线所连接的PIN二极管开关受控于同一信号。基于“倒E”结构的单电路双比特移相器现八种移相状态：ϕ0、ϕ0+ϕ1、ϕ0+ϕ2、ϕ0+ϕ3、ϕ0+ϕ1+ϕ2、ϕ0+ϕ1+ϕ3、ϕ0+ϕ2+ϕ3、ϕ0+ϕ1+ϕ2+ϕ3。
本发明采用上述技术方案，具有以下有益效果：
（1）本发明的基于“倒E”结构的单电路N比特移相器，通过PIN二极管开关的通断实现分支电纳加载单元的传输线是否加载到主传输线，对于3个N比特分支电纳加载单元，通过3N个PIN二极管实现N比特分支电纳加载单元用于同一移相量控制的微带线接入主传输线，主传输线被3个分支电纳加载单元重复使用，只需要一个移相单元即可实现三个移相比特，避免了每种相位状态对主传输线的需要，降低了主传输线的长度以及电路面积，相较于级联多个移相单元的传统N位数字式移相器而言，减少了每种相位状态对应的单独参考微带线的数量，有效降低移相器尺寸和损耗。
（2）本发明的基于“倒E”结构的单电路多比特移相器，N比特分支电纳加载单元中用于同一移相量控制的微带线等间距分布，且接入主传输线的微带线与主传输线构成倒E结构的单电路多比特移相器，通过3N个开关在小于四分之一波长的主传输线上实现2N种小相位移相状态，相较于传统的N位数字式移相器而言，本发明减少了移相单元个数及PIN二极管开关数量，有效降低了移相器的损耗以及成本。
附图说明
图1为“倒E”结构的单电路多比特移相器的框图。
图2为基于“倒E”结构的单电路多比特移相器的电路图。
图3为基于“倒E”结构的单电路多比特移相器的N比特电纳加载单元r（r=1，2，3）电路图。
图4为基于“倒E”结构的单电路双比特移相器的电路图。
图5(a)至图5(d)为四种移相情况的S参数回波损耗S11和插入损耗S21仿真图。
图6为基于“倒E”结构的单电路双比特移相器相移量的仿真图。
图7为基于“倒E”结构的单电路三比特移相器的电路图。
图8为基于“倒E”结构的单电路三比特移相器相移量的仿真图。
图9(a)至图9(h)为八种移相情况的S参数回波损耗S11和插入损耗S21仿真图。
具体实施方式
下面结合附图对发明的技术方案进行详细说明。
本文公开基于“倒E”结构的单电路多比特移相器的由上层微带结构、中间层介质板、下层金属板组成，上层微带层附着在在中间层介质板的上层表面，下层金属板附着在中间层介质板的下层表面。
图1为基于“倒E”结构的单电路多比特移相器的框图。本发明公开的基于“倒E”结构的单电路多比特移相器的移相单元只通过一条主传输线和三个N比特分支电纳加载单元实现了多比特移相功能，主传输线的输入端为该单电路多比特移相器的输入端口，主传输线的输出端为该单电路多比特移相器的输出端口。主传输线的特性阻抗为Z0，电长度为θ0。三个N比特分支电纳加载单元等间距的加载在主传输线上，N比特分支电纳加载单元1加载在主传输线的输入端，N比特分支电纳加载单元2加载在主传输线的中点，N比特分支电纳加载单元3加载在主传输线的输出端。图2为基于“倒E”结构的单电路多比特移相器的电路图。每一个N比特电纳加载单元包括N个PIN二极管开关和N段微带传输线，N个电压控制N个PIN二极管开关的通断来实现N段微带传输线是否加载到主传输线。图3为基于“倒E”结构的单电路多比特移相器的N比特电纳加载单元r（r=1，2，3）电路图，N比特电纳加载单元r包括N个PIN二极管开关和N段微带传输线，每一段微带传输线分别由不同的信号控制。如图2所示，，将三个N比特分支电纳加载单元中用于同一移相量控制的微带线划分为一组，，每一组的三段微带传输线所连接的PIN二极管开关受控于同一信号。N个不同信号的控制方式一共有2N种实现可能，可以实现N比特一共2N种相位状态。
具体实施例一：基于“倒E”结构的单电路双比特移相器
图4为基于“倒E”结构的单电路双比特移相器的电路图。本发明公开的基于“倒E”结构的单电路双比特移相器单电路双比特移相器包含一条主传输线和三个分支电纳加载单元，三个分支电纳加载单元等间距地加载在主传输线上，三个双比特分支电纳单元中有2组等间距对称分布的三段微带传输线，每一组的三段微带传输线位于主传输线地同侧，并且所连接的PIN二极管开关受控于同一信号。每一个双比特电纳加载单元包含两个PIN二极管开关和两段微带传输线，两段微带传输线对称地分布在主传输线两侧。当所有的PIN二极管开关断开时，整体电路等效为主传输线，相位为ϕ 0，ϕ 0为基准相位；当V1=3V，V2=0，主传输线上侧的三段微带传输线加载到主传输线上，产生ϕ 0+ ϕ 1相位；当V1=0，V2=3V，主传输线下侧的三段微带传输线加载到主传输线上，产生ϕ 0+ ϕ 2相位；V1=V2=3V，主传输线两侧的三段微带传输线加载到主传输线上，产生ϕ 0+ ϕ 1+ ϕ 2相位。
在实施例一中，设计了一款中心频率为2.4GHz,相移量为22.5°/45°/67.5°的基于“倒E”结构的单电路双比特移相器，设计带宽为200MHz。图5为四种移相情况的S参数回波损耗S11和插入损耗S21仿真图，图5(a)为V1=V2=0时的S参数仿真图；图5(b)为V1=3V，V2=0时的S参数仿真图；图5(c)为V1=0，V2=3V时的S参数仿真图；图5(d)为V1=V2=3V时的S参数仿真图。由图5可以看出基于“倒E”结构的单电路双比特移相器具有较低的插入损耗。图6为基于“倒E”结构的单电路双比特移相器的相移量的仿真图，以V1=V2=0时电路的相位为基准相位ϕ 0，V1=3V，V2=0时电路的相位与基准相位的相位差为ϕ 1，ϕ 1=22.5°；V1=0，V2=3V时电路的相位与基准相位的相位差为ϕ 2，ϕ 2=45°；V1=V2=3V时电路的相位与基准相位的相位差为ϕ 1+ ϕ 2，ϕ 1+ ϕ 2=67.5°。由图6可知，在200MHz带宽内，22.5°的相位误差在±2°内，45°的相位误差在±4.8°内，67.5°的相位误差在±6°内。
具体实施例二：基于“倒E”结构的单电路三比特移相器
图7为基于“倒E”结构的单电路三比特移相器的电路图。本发明公开的基于“倒E”结构的单电路三比特移相器包含一条主传输线和三个分支电纳加载单元，三个分支电纳加载单元等间距地加载在主传输线上，三个分支电纳加载单元中有3组等间距的三段微带传输线，其中，第一组和第三组的三段微带传输线位于主传输线同一侧，第二组的三段微带传输线位于主传输线的另一侧，并且每一组的三段微带传输线所连接的PIN二极管开关受控于同一信号。每一个分支电纳加载单元包含三个PIN二极管开关和三段微带传输线，每一组的三段微带传输线对称地分布在主传输线同侧。当所有的PIN二极管开关断开时，整体电路等效为主传输线，相位为ϕ0，ϕ0为基准相位；当V1=3V，V2=V3=0，第一组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ1相位；当V2=3V，V1=V3=0，第二组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ2相位；V3=3V，V1=V2=0，第三组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ3相位；当V1=V2=3V，V3=0，第一组和第二组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ1+ϕ2相位；当V1=V3=3V，V1=0，第一组和第三组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ1+ϕ3相位；当V2=V3=3V，V1=0，第一组和第三组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ2+ϕ3相位；当V1=V2=V3=3V，第一组、第二组和第三组的三段微带传输线加载到主传输线上，产生ϕ0+ϕ1+ϕ2+ϕ3相位。
在实施例二中，设计了一款中心频率为2.4GHz,相移量为11.25°/22.5°/33.75°/45°/56.25°/67.5°/78.75°的基于“倒E”结构的单电路三比特移相器，设计带宽为200MHz。图8为基于“倒E”结构的单电路三比特移相器的相移量的图，当V1=V2=V3=0时，电路的相位为基准相位ϕ0；V1=3V，V2==V3=0时电路的相位与基准相位的相位差为ϕ1，ϕ1=11.25°；V2=3V，V1=V3=0时电路的相位与基准相位的相位差为ϕ2，ϕ2=22.5°；V1=V2=3V，V3=0时电路的相位与基准相位的相位差为ϕ1+ϕ2，ϕ1+ϕ2=33.75°；V3=3V，V1=V2=0时电路的相位与基准相位的相位差为ϕ3，ϕ3=45°；V1=V3=3V，V1=0时电路的相位与基准相位的相位差为ϕ1+ϕ3，ϕ1+ϕ3=56.25°；V2=V3=3V，V1=0时电路的相位与基准相位的相位差为ϕ2+ϕ3，ϕ2+ϕ3=67.5°；V1=V2=V3=3V时电路的相位与基准相位的相位差为ϕ1+ϕ2+ϕ3，ϕ1+ϕ2+ϕ3=78.75°。由图8可知，在200MHz带宽内，11.25°的相位误差在±0.75°内，22.5°的相位误差在±0.6°内，33.75°的相位误差在±2.3°内，45°的相位误差在±3.6°内，56.25°的相位误差在±4.4°内，67.5°的相位误差在±5°内，78.75°的相位误差在±5.6°内。图9为八种移相情况的S参数回波损耗S11和插入损耗S21仿真图，图9(a)为V1=V2=V3=0时的S参数仿真图；图9(b)为V1=3V，V2==V3=0时的S参数仿真图；图9(c)为V2=3V，V1=V3=0时的S参数仿真图；图9(d)为V1=V2=3V，V3=0时的S参数仿真图；图9(e)为V3=3V，V1=V2=0时的S参数仿真图；图9(f)为V1=V3=3V，V2=0时的S参数仿真图；图9(g)为V2=V3=3V，V1=0时的S参数仿真图；图9(h)为V1=V2=V3=3V时的S参数仿真图。由图9可以看出基于“倒E”结构的单电路三比特移相器具有较低的插入损耗。
以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。