具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的一种肖特基二极管的制备方法流程图，应用于2.45GHz弱能量密度收集，如图1所示，本发明实施例提供的肖特基二极管的制备方法包括以下步骤：

S101，选取Si衬底；

S102，在所述Si衬底的上表面形成Ge缓冲层；

S103，在所述Ge缓冲层的上表面形成n⁺DR-GeSn层；

S104，在所述n⁺DR-GeSn层的上表面形成n^-DR-GeSn层；

S105，在所述n^-DR-GeSn层的上表面形成<100>晶向的Ge帽层；

S106，刻蚀至所述n⁺DR-GeSn层的上表面形成台阶结构；

S107，在所述台阶结构中的Ge帽层的上表面形成第一电极；

S108，在所述台阶结构中的n⁺DR-GeSn层的上表面形成第二电极。

以下具体阐述：

本发明实施例采用Sn合金化致晶向消除技术，具体的，所述n⁺DR-GeSn层004和n^-DR-GeSn层005均为GeSn合金层，其中DR表示直接带隙弛豫(Direct band gaprelaxation)。发明人研究发现，在Ge中加入Sn进行合金化，实现对Ge半导体材料的改性，可使Ge由间接带隙型半导体转变为直接带隙型半导体，能够使Ge电子布居等能面从各向异性L能谷转变为各向同性Γ能谷。可以使得合金化后得到的GeSn半导体的电子迁移率提升至Ge半导体的电子迁移率的二倍以上。具体的，Sn合金化后，任一晶向方向上的电子迁移率均能够提升至<110>晶向Ge的电子迁移率的2～3倍(<110>晶向Ge的电子迁移率大于<100>晶向Ge和<111>晶向Ge的电子迁移率)。而电子迁移率的提高能够降低SBD的串联电阻，从而提高整流效率，因此，本发明实施例通过Sn合金化致晶向消除技术，相比于纯Ge半导体，能够提升SBD的整流效率。

在本发明实施例中，所述Ge帽层006的晶向为<100>晶向，<100>晶向Ge的电子亲和能为4.272eV，其明显大于业内常用的<110>晶向Ge的电子亲和能4.163eV。由于发明人通过研究发现，半导体电子亲和能增加能够提高零偏电流响应度，从而提高弱能量密度下SBD的整流效率。因此，本发明实施例中，设置Ge帽层006与金属形成金半接触，并选取Ge帽层006为<100>晶向，能够提升2.45GHz弱能量密度下SBD的整流效率。关于这部分的具体原理在后文结合发明构思予以介绍。

在本发明实施例中，所述台阶结构的较高部分由下至上包括所述n⁺DR-GeSn层、所述n^-DR-GeSn层和所述Ge帽层，所述台阶结构的较低部分包括所述n⁺DR-GeSn层；其中，所述第一电极为阳极，位于较高部分的所述Ge帽层上表面，所述第二电极为阴极，位于较低部分的所述n⁺DR-GeSn层上表面。阴极设置于在n⁺DR-GeSn层，能够避免n⁺DR-GeSn与Si衬底之间界面差致器件性能退化的问题。

本发明实施例提出一种肖特基二极管的制备方法。通过在SBD半导体除金半接触区外的主体区域，采用Sn合金化致晶向消除技术，相比于纯Ge半导体，得到的GeSn合金半导体的电子迁移率得到极大提升，因此能够降低串联电阻，提高整流效率；同时，引入<100>晶向Ge半导体作为Ge帽层与金属形成金半接触，增大金半接触区域半导体电子亲和能，能够提高弱能量密度下SBD的整流效率。因此，本发明实施例提供的肖特基二极管在应用于2.45GHz弱能量密度收集系统的整流电路时，能够确保整个系统的整流效率得到有效提升，实现弱能量密度环境下的能量收集应用。

另外，阴极设置于在n⁺DR-GeSn层，能够避免n⁺DR-GeSn与Si衬底之间界面差致器件性能退化的问题。且该肖特基二极管的制备方法在Si衬底上制备，具有器件工艺成本低的优势。

以下对本发明实施例的制备工艺予以详细说明。

请参见图2a～2n，图2a～图2n是本发明实施例提供的一种肖特基二极管的制备方法示意图。该部分对前文所述的制备方法的各步骤及详细参数做具体说明。具体包括以下步骤：

S201、选取Si衬底001；如图2a所示；

在本发明实施例中，选择Si衬底，是因为其低成本和易剥离的特性，能保证后续产生的肖特基二极管的效率和良率。具体的，选用<100>晶向的Si作为所述Si衬底001，以便于后续生长出<100>晶向的Ge材料。

S202、清洗；使用稀氢氟酸和去离子水循环清洗所述Si衬底001的表面，以去除杂质；

S203、在所述Si衬底001上表面生长第一Ge层002；如图2b所示，利用RPCVD工艺，在275℃～325℃温度下，在所述Si衬底001的上表面生长厚度为100-200nm的第一Ge层002；本领域技术人员可以理解的是，所述第一Ge层002是采用低温工艺制备的；

S204、在所述第一Ge层002上表面生长第二Ge层003；如图2c所示，利用RPCVD工艺，在500℃～600℃温度下，在所述第一Ge层002的上表面，生长厚度为300-400nm的第二Ge层003；本领域技术人员可以理解的是，所述第二Ge层003是采用高温工艺制备的。

所述第一Ge层和所述第二Ge层构成Ge缓冲层，通过在Si衬底上采用高低温两步法制备Ge缓冲层，可以解决硅锗之间存在的晶格失配问题、降低失配位错，得到平整的表面，并降低器件的加工工艺难度、降低器件工艺成本，也利于后续生长高质量的锗锡层。同时，在上述过程中Ge层中会产生张应力，使得Ge的直接带隙降低、吸收系数增强，有利于制备高性能的肖特基二极管。

S205、退火；采用循环退火工艺，在700-900℃的温度下，进行4次循环退火；

S206、生长第一DR-GeSn层0041；如图2d所示，利用RPCVD工艺，在300℃温度下，以SnD₄(锡氘烷)和Ge₂H₆(二锗烷)作为气源，在H₂氛围下，在所述第二Ge层003上生长500-700nm的DR-GeSn层作为第一DR-GeSn层0041；

如前所述，在Ge中通过Sn合金化致晶向消除技术，能够使Ge电子布居等能面各向异性L能谷转变为各向同性Γ能谷，合金化后的Ge半导体的电子迁移率与纯Ge半导体的电子迁移率相比可以得到大幅度提升。而电子迁移率的提高能够降低SBD的串联电阻，SBD串联电阻的降低能够提高整流效率。因此，本发明实施例通过Sn合金化致晶向消除技术，相比于纯Ge半导体，能够提升SBD的整流效率。

S207、制备n⁺DR-GeSn层004；如图2e所示，在400～500℃温度下，向所述第一DR-GeSn层0041注入P离子，形成掺杂浓度为1×10²⁰cm^-3的n⁺DR-GeSn层004，其中所述P离子的注入时间为200s，注入能量为30keV；所述n⁺DR-GeSn层004采用高掺杂浓度，以便于后续在其上制备欧姆接触；

S208、退火；在600℃温度下，将整个材料在氮气气氛下退火30分钟；

S209、生长第二DR-GeSn层0051；如图2f所示，利用RPCVD工艺，在300℃温度下，以SnD₄和Ge₂H₆作为气源，在H₂氛围下，在所述n⁺DR-GeSn层004上生长700-800nm的DR-GeSn层作为第二DR-GeSn层0051，该步骤中，同样利用Sn合金化致晶向消除技术提高电子迁移率，以降低SBD的串联电阻，从而起到提高整流效率的目的。

优选的实施方式中，所述第一DR-GeSn层0041和所述第二DR-GeSn层0051中Sn比例为10％。该比例具有较强的工艺可实现性，且足以将掺杂Sn之后的合金从间接带隙变为直接带隙。

S210、制备n^-DR-GeSn层005，如图2g所示，在400～500℃温度下，向所述第二DR-GeSn层0051注入P离子，形成掺杂浓度为3×10¹⁷cm^-3的n^-DR-GeSn层005，其中所述P离子的注入时间为200s，注入能量为30keV；所述n^-DR-GeSn层005采用低掺杂浓度，以便于后续在其上制备肖特基接触。

S211、退火；在600℃温度下，将整个材料在氮气气氛下退火30分钟；

S212、生长<100>晶向的Ge帽层006；如图2h所示，利用RPCVD工艺，在300℃温度下，在所述n^-DR-GeSn层005上表面生长<100>晶向的Ge帽层006；

优选的实施方式中，所述Ge帽层006的厚度为10nm。该厚度的选择是通过综合考虑工艺实现与器件性能需求两方面因素得到的。是因为发明人研究发现，10nm的Ge帽层已经可以提高弱能量密度下SBD的整流效率，并且又便于成本控制。

S213、清洗；使用稀氢氟酸和去离子水循环清洗Ge帽层006，以去除杂质；

S214、涂抹光刻胶层009；如图2i所示，在Ge帽层006表面涂抹光刻胶层009；

S215、在光刻胶层009表面确定第一区域，利用光刻工艺曝光除第一区域之外的其余部分的光刻胶层009；所述第一区域可以为所述光刻胶层009靠近一端的一个区域；例如所述第一区域可以为所述光刻胶层009的左半区域；

S216、使用光刻胶溶胶清洗，去除第一区域之外的其余部分的光刻胶层009，如图2j所示；

S217、刻蚀台阶结构；如图2k所示，在CF₄和SF₆气体环境下，利用等离子体刻蚀工艺刻蚀所述Ge帽层006上表面除第一区域之外的区域，直至刻蚀至所述n⁺DR-GeSn层004上表面，形成台阶结构；

S218、去除所述第一区域表面的光刻胶层009，如图2l所示，去除剩余的光刻胶层009；可以理解的是，本步骤后，台阶结构较高部分表面为所述Ge帽层006，较低部分表面为所述n⁺DR-GeSn层004。

S219、制备第一电极007；如图2m所示，利用分子束蒸发工艺，在所述台阶结构中的Ge帽层006表面淀积厚度为20nm的金属W，并利用刻蚀工艺刻蚀掉第一指定区域的金属W，形成第一电极007；其中，所述第一电极007为阳极；所述第一指定区域可以为所述金属W两端的一定区域；

S220、制备第二电极008；如图2n所示，利用分子束蒸发工艺，在所述台阶结构的所述n⁺DR-GeSn层004上表面淀积厚度为20nm的金属Al，并利用刻蚀工艺刻蚀掉第二指定区域的金属Al，形成第二电极008，其中，所述第二电极008为阴极；所述第二指定区域可以为所述金属Al靠近所述n^-DR-GeSn层005一端的一定区域。

通过上述工艺步骤，制备出的基于晶向优化技术和Sn合金化的肖特基二极管的结构如图2n所示。具体包括：

Si衬底001；第一Ge层002；第二Ge层003；n⁺DR-GeSn层004；n^-DR-GeSn层005；<100>晶向的Ge帽层006；第一电极007；第二电极008。

本发明实施例中，通过在SBD半导体除金半接触区外的主体区域，采用Sn合金化致晶向消除技术，相比于纯Ge半导体，得到的GeSn合金半导体的电子迁移率得到极大提升，因此能够降低串联电阻，提高整流效率；同时，引入<100>晶向Ge半导体作为Ge帽层与金属形成金半接触，增大金半接触区域半导体电子亲和能，能够提高弱能量密度下SBD的整流效率。因此，本发明实施例提供的肖特基二极管在应用于2.45GHz弱能量密度收集系统的整流电路时，能够确保整个系统的整流效率得到有效提升，实现弱能量密度环境下的能量收集应用。

另外，阴极设置于在n⁺DR-GeSn层，能够避免n⁺DR-GeSn与Si衬底之间界面差致器件性能退化的问题。且该基于晶向优化技术和Sn合金化的肖特基二极管制备工艺在Si衬底上制备实现，具有器件工艺成本低的优势。

为了便于理解本发明实施例工艺生成的基于晶向优化技术和Sn合金化的肖特基二极管的结构和有益效果，在此，对发明人的发明构思予以简介，并对前文涉及原理进行说明。

发明人对整流效率进行研究，得知整流效率的公式为：

式(1)中，P_DC为整流后输出的直流电对应功率，P_RF为整流前输入的环境中射频信号功率，η_M为匹配效率，η_p是与寄生参数相关的效率，η₀是在非线性器件中的转换效率，η_{DC_transfer}是直流电从电路转移到负载的效率。

公式(1)中，

Q为品质因数，Q_C为匹配网络元件的品质因数，为了使得匹配效率η_M最大化，通常Q<<Q_C。

公式(1)中，

R_j是结电阻，R_s是串联电阻，C_j是结电容，f是频率。

公式(1)中，

P_in是进入整流器的功率，是零偏电流响应度，R_L是负载电阻。

公式(1)中，

因此，综合(1)、(2)、(3)、(4)、(5)式可以得到整流效率η的表达式为：

其中，ω＝2·π·f。

从公式(6)可以看出，在高频情况下，降低结电容C_j、串联电阻R_s、结电阻R_j可以提高整流效率。同时，增大器件的零偏电流响应度也可以提高整流效率。

因此，一方面，发明人考虑从降低结电容C_j、串联电阻R_s、结电阻R_j的角度提高弱能量密度下SBD的整流效率。另一方面，发明人期望从增大器件的零偏电流响应度方向着手，提高弱能量密度下SBD的整流效率。

因此，发明人进一步对SBD零偏电流响应度进行研究，得知零偏电流响应度的公式如下式(7)：

其中，i⁽¹⁾(V)和i⁽²⁾(V)分别是电流对电压的一阶导函数和二阶导函数。电流公式如下(8)所示(考虑镜像力和隧道效应的影响)：

由式(8)得到电流对电压的一阶导函数和二阶导函数分别为下式(9)和(10)所示：

将(9)和(10)带入公式(7)，则SBD零偏电流响应度为：

式(11)中，其他符号物理意义详见文献《半导体器件物理》。由于在正偏或者零偏的时候，式(11)中的修正项，即第三项很小，所以SBD零偏电流响应度可以简化为式(12)：

由式(12)可以看出，SBD零偏电流响应度主要由SBD理想因子n来决定。n的值越小，零偏电流响应度就越大，那么SBD的整流效率就越大。

其中，理想因子n是电压V关于电流J的一阶偏导数，其公式为：

因为lnI-V曲线的斜率可以表征为因此式(13)表明，当lnI-V曲线的斜率越陡峭，即斜率越大，则越小，则n值越小，那么SBD零偏电流响应度就越大，则SBD的整流效率就越大。也就是说，增大可以提高零偏电流响应度，提高弱能量密度下的电路整流效率。在此需要强调的是，式(13)中的n值并不是从SBD I-V曲线正常工作状态下提取的理想因子，而是从弱能量整流区域提取出来的理想因子。

发明人研究发现，SBD弱能量整流区域lnI-V曲线斜率与有效理查逊常数金属一侧的势垒高度φ_ns密切相关，见下式(14)，其中∝表示正比关系。

从式(14)可见，φ_ns位于式(14)的指数项，可以理解的是，减小φ_ns可以显著增大因此，发明人对φ_ns进一步研究，发现有：

φ_ns＝W_m-χ (15)

其中，W_m为金属功函数，χ为半导体电子亲和能。根据式(15)可知，减小W_m或者增大χ可以减小φ_ns，从而实现增大弱能量密度下零偏电流响应度提高弱能量密度下SBD整流效率的目的。

具体的，本发明实施提出的基于晶向优化技术和Sn合金化的肖特基二极管中，一方面引入<100>晶向Ge半导体作为Ge帽层与金属形成金半接触，相比于业内常用的<110>晶向Ge半导体，<100>晶向Ge半导体能够增大金半接触区域半导体电子亲和能，以提高SBD零偏电流响应度，提高弱能量密度情况下SBD的整流效率；另一方面，在SBD半导体除金半接触区外的主体区域，通过Sn合金化(优选10％Sn)致晶向消除技术，使Ge电子布居等能面从各向异性L能谷转变为各向同性Γ能谷，相比于纯Ge半导体，得到的GeSn合金半导体的电子迁移率与纯Ge半导体材料相比有大幅度提升，可有效降低SBD串联电阻，提升器件整流效率。因此，在上述两方面共同作用下，本发明实施例提供的肖特基二极管在应用于2.45GHz弱能量密度收集系统的整流电路时，能够确保整个系统的整流效率得到有效提升，实现弱能量密度环境下的能量收集应用。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。