具体实施方式

应该理解，以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，元件的尺寸不限于公开的范围或值，而是可以取决于器件的工艺条件和/或期望性质。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。在附图中，为了简单的目的，可以省略一些层/部件。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。另外，术语“由……制成”可以表示“包括”或“由……组成”。此外，在以下制造工艺中，在所描述的操作之间可以存在一个或多个附加操作，并且操作顺序可以改变。在本发明中，短语“A、B和C中的一个”是指“A、B和/或C”(A、B、C、A和B、A和C、B和C或A、B和C)，除非另有说明，否则不表示来自A的一个元素、来自B的一个元素和来自C的一个元素。在整个公开中，源极和漏极可互换使用，并且源极/漏极是指源极和漏极中的一个或两者。在以下实施例中，可以在其他实施例中采用关于一个实施例(例如，一个或多个附图)所描述的材料、配置、尺寸、工艺和/或操作，并且可以省略其详细描述。

公开的实施例涉及一种半导体器件及其制造方法，尤其涉及鳍式场效应晶体管(Fin FET)的沟道区域。诸如本文公开的那些的实施例通常不仅适用于Fin FET，而且还适用于其他FET。

硅锗(SiGe)是适合于p型FET的沟道区域的半导体材料中的一种，因为它的载流子迁移率比Si高。尽管沟道区域中的高Ge浓度增加了载流子(空穴)迁移率，但是由于鳍结构的中心处的栅极控制较少，高Ge浓度的沟道将遭受更严重的电流泄漏，例如，亚阈值电流泄漏。

在本发明中，SiGe沟道区域具有不均匀的Ge浓度。特别地，FinFET的SiGe鳍沟道在鳍结构的表面附近比鳍结构的中心具有更高的Ge浓度。利用这种SiGe鳍结构，由于鳍结构的表面区域处较高的Ge浓度，可以通过较高的载流子迁移率和较低的阈值电压Vt来增强导通状态电流，同时由于鳍结构的中心区域处的Ge浓度较低而抑制亚阈值区域处的电流泄漏。

图1至图11B示出了根据本发明的一个实施例的用于制造Fin FET器件的各个阶段的示例性截面图。应该理解的是，可以在图1至图11B所示的工艺之前、期间和之后提供附加的操作，并且对于该方法的其他实施例，可以替换或消除下面描述的一些操作。操作/工艺的顺序可以互换。除非另外说明，否则半导体层和衬底是晶体的。

如图1所示，提供了衬底10。衬底10是例如p型硅衬底，其杂质浓度在约1×10¹⁵cm^-3至约1×10¹⁶cm^-3的范围内。在其他实施例中，衬底是n型硅衬底，其杂质浓度在约1×10¹⁵cm^-3至约1×10¹⁶cm^-3的范围内。衬底10可以包括已经适当地掺杂有杂质(例如，p型或n型导电性)的各种区域。

如图2所示，在衬底10上外延形成Si_1-xGe_x层15。在一些实施例中，蚀刻(图案化)衬底的一部分或整个表面，然后在衬底10的蚀刻表面上外延形成Si_1-xGe_x层15。在一些实施例中，锗浓度x在一些实施例中在约0.1至约0.3的范围内，并且在其他实施例中在约0.15至约0.25的范围内。当Ge浓度超过0.3时，界面缺陷(Dit缺陷)和/或摆动缺陷可能增加，并且当Ge浓度低于0.1时，不能获得高迁移率的锗(低迁移率)。

可以通过化学气相沉积(CVD)、原子层沉积(ALD)、分子束外延(MBE)或任何其他合适的外延生长工艺来形成SiGe层15。在一些实施例中，通过使用诸如SiH₄、Si₂H₆或SiCl₂H₂的含Si气体和诸如GeH₄、Ge₂H₆或GeCl₂H₂的含Ge气体，在约600至800℃的温度和约80至150托的压力下生长SiGe层15。在一些实施例中，执行原位掺杂。在一些实施例中，SiGe层15的厚度在约20nm至约100nm的范围内，并且在其他实施例中在约40nm至80nm的范围内。在一些实施例中，在形成SiGe层15之前，在衬底10上外延形成具有较低Ge浓度的一个或多个SiGe层作为缓冲层。在一些实施例中，SiGe层15还包括Sn。SiGe层15中的Ge浓度基本均匀。

如图3所示，形成一个或多个鳍结构20。可以通过任何合适的方法图案化鳍结构20。例如，可以使用一种或多种光刻工艺来图案化鳍结构，光刻工艺包括双重图案化或多重图案化工艺。通常，双重图案化或多重图案化工艺将光刻和自对准工艺相结合，允许创建具有例如间距小于使用单个直接光刻法可获得的间距的图案。例如，在一个实施例中，在衬底上方形成牺牲层并且使用光刻工艺图案化牺牲层。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用剩余的间隔件或心轴来图案化鳍结构。结合光刻和自对准工艺的多重图案化工艺通常导致形成一对鳍结构。在图3中，示出了一个鳍结构20。然而，针对一个FET，鳍结构的数量不限于一个。在一些实施例中，针对一个FET，形成两个、三个、四个或多个鳍结构。在一些实施例中，邻近有源鳍结构20形成一个或多个伪鳍结构。

在一些实施例中，如图3所示，还蚀刻衬底10的一部分以形成鳍底部结构。在其他实施例中，整个鳍结构20由SiGe层15制成。在一些实施例中，上部鳍结构(SiGe层15)的高度H1在约20nm至约100nm的范围内，并且在在其他实施例中，在约40nm至约80nm的范围内。在一些实施例中，底部鳍结构(衬底10的一部分)的高度H2在约0nm至约20nm的范围内，并且在其他实施例中，在约5nm至约10nm的范围内。在一些实施例中，在SiGe层15和底部鳍结构之间的界面处的鳍结构20的宽度W1在约10nm至约50nm的范围内，并且在其他实施例中，在约15nm至约30nm的范围内。

然后，如图4所示，形成一个或多个衬垫层22以覆盖鳍结构20。在一些实施例中，鳍衬垫层22包括氧化硅、氮化硅、SiON、SiCN和SiOCN或任何其他合适的材料的一层或多层。在一些实施例中，鳍衬垫层22的厚度在约10nm至约20nm的范围内。可以通过使用CVD(诸如等离子体增强化学气相沉积(PECVD)、大气压化学气相沉积(APCVD)、低压CVD(LPCVD)和高密度等离子体CVD(HDPCVD))、原子层沉积(ALD)和任何其他合适的膜形成工艺形成鳍衬垫层22。在一些实施例中，衬垫层22是单个氮化硅层，并且在其他实施例中，衬垫层22是氧化硅和氮化硅的双层。

随后，如图5所示，执行熔融激光退火操作80以将锗再分布在SiGe鳍结构20中以具有不均匀的Ge分布。当通过鳍衬垫层22将激光照射到SiGe鳍结构时，SiGe鳍结构的被照射部分被加热到其熔点以上并且变成熔融状态，并且在激光照射之后，鳍结构的熔融部分重结晶。在重结晶过程中，锗倾向于移动到鳍结构的表面，导致表面区域具有比鳍结构的中心更高的锗浓度。

在一些实施例中，激光的能量在约0.5J/cm²至约5J/cm²的范围内，并且在其他实施例中，在约1.0J/cm²至约2.0J/cm²的范围内。在一些实施例中，激光照射时间在0.1纳秒至10纳秒的范围内，并且在其他实施例中，在约0.5纳秒至约5纳秒的范围内。在一些实施例中，将SiGe鳍结构20加热到高于SiGe的熔点。在一些实施例中，加热的温度在从约1200℃到约1400℃的范围内。在其他实施例中，温度在从约800℃到约1200℃的范围内。激光退火条件的设置取决于鳍结构中的锗含量。在一些实施例中，设置最佳或期望的激光退火能量以使SiGe鳍接近熔融状态，使得锗可以随着再生长而再分布，并且锗分布在鳍表面处具有较高的浓度而在鳍中心处具有较低的浓度。如果激光能量太高而超出上述范围，则SiGe鳍结构将处于完全熔融的状态，应避免这种情况。如果能量太低，则SiGe鳍将不会重新生长，这意味着锗浓度将不会改变。在一些实施例中，熔融激光退火操作80在惰性气体环境(诸如N₂、Ar或He环境)中执行。

如图6所示，在熔融激光退火操作80之后，形成绝缘层30。如图6所示，绝缘层30形成为厚层，使得鳍结构20完全嵌入在厚层中。

用于绝缘层30的绝缘材料可以包括氧化硅、氮化硅、氮氧化硅(SiON)、SiOCN、掺氟硅酸盐玻璃(FSG)或低k介电材料的一层或多层。隔离绝缘层通过LPCVD(低压化学气相沉积)、等离子体CVD或可流动CVD形成。在可流动的CVD中，可以沉积可流动的介电材料而不是氧化硅。顾名思义，可流动的介电材料可以在沉积期间“流动”，以高纵横比填充间隙或间隔。通常，将各种化学物质添加到含硅前体中以允许沉积的膜流动。在一些实施例中，添加氢氮键。可流动的介电前体(特别是可流动的氧化硅前体)的实例包括硅酸盐、硅氧烷、甲基倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、MSQ/HSQ、全氢硅氮烷(TCPS)、全氢聚硅氮烷(PSZ)、正硅酸乙酯(TEOS)或甲硅烷基胺(诸如三甲硅烷基胺(TSA))。这些可流动的氧化硅材料在多个操作工艺中形成。在沉积可流动膜之后，将可流动膜固化，然后退火以去除不期望的元素以形成氧化硅。当去除不期望的元素时，可流动膜致密化和收缩。可流动膜可以掺杂有硼和/或磷。

另外，如图7所示，执行退火操作35。在一些实施例中，退火操作35包括在诸如N₂、Ar或He环境的惰性气体环境中使用红外光的快速热退火(RTA)。退火操作35的温度低于熔融激光退火操作80的温度，以防止锗进一步再分布，并且在约600℃至约700℃的范围内。在一些实施例中，退火时间在约1秒至60秒的范围内。可以利用其他退火操作，诸如板烘烤。

如图8所示，在退火操作35之后，使绝缘层30凹进以暴露鳍结构20的上部，以形成隔离绝缘层32。如图8所示，也向下蚀刻鳍衬垫层22。隔离绝缘层32也可以称为“浅沟槽隔离(STI)”层。在一些实施例中，使绝缘材料层30凹进到等于或高于衬底10和SiGe层15之间的界面的水平。在其他实施例中，使绝缘材料层30凹进到低于衬底10和SiGe层15之间的界面的水平。

在一些实施例中，鳍结构的距离隔离绝缘层32的上表面的高度H3在约20nm至约100nm的范围内，并且在其他实施例中在约40nm至约80nm的范围内。在一些实施例中，鳍结构20的在隔离绝缘层32的上表面的水平处的宽度W2在约10nm至约50nm的范围内，并且在其他实施例中在约15nm至约30nm的范围内。

如图9A和图9B所示，在形成隔离绝缘层32之后，在鳍结构20上方形成牺牲栅极结构40。图9A是沿着栅极延伸方向(X)的截面图，并且图9B是沿着源极-漏极方向(Y)的截面图。

为了制造牺牲栅极结构40，在隔离绝缘层32和暴露的鳍结构20上方形成介电层和多晶硅层，然后执行图案化操作以获得栅极结构，栅极结构包括由多晶硅制成的牺牲栅电极44和牺牲栅极介电层42。在一些实施例中，通过使用硬掩模图案化多晶硅层，并且该硬掩模保留在牺牲栅电极44上作为覆盖绝缘层46。硬掩模(覆盖绝缘层46)包括一层或多层绝缘材料。在一些实施例中，覆盖绝缘层46包括形成在氧化硅层上方的氮化硅层。在其他实施例中，覆盖绝缘层46包括形成在氮化硅层上方的氧化硅层。用于覆盖绝缘层46的绝缘材料可以通过CVD、PVD、ALD、电子束蒸发或其他合适的工艺形成。在一些实施例中，牺牲栅极介电层42包括氧化硅、氮化硅、氮氧化硅或高k电介质的一层或多层。在一些实施例中，牺牲栅极介电层42的厚度在约2nm至约20nm的范围内，并且在其他实施例中在约2nm至约10nm的范围内。

此外，如图9B所示，在牺牲栅极结构40的侧壁上形成栅极侧壁间隔件48。侧壁间隔件48包括通过CVD、PVD、ALD、电子束蒸发或其他合适的工艺形成的一层或多层绝缘材料，诸如SiO2、SiN、SiON、SiOCN或SiCN。低k介电材料可以用作侧壁间隔件。通过形成绝缘材料的毯式层并且执行各向异性蚀刻来形成侧壁间隔件48。在一个实施例中，侧壁间隔件层由氮化硅基材料制成，诸如SiN、SiON、SiOCN或SiCN。

然后，如图10A和图10B所示，形成外延源极/漏极结构50。图10A是沿着栅极延伸方向(X)的截面图，并且图10B是沿着源极-漏极方向(Y)的截面图。

在一些实施例中，源极/漏极结构50包括形成在凹槽(形成在鳍结构20中)中的一个或多个外延半导体层。

在一些实施例中，通过干蚀刻和/或湿蚀刻操作使鳍结构20的上部凹进。在一些实施例中，鳍结构20的上部向下凹进(蚀刻)至等于或低于隔离绝缘层32的上表面的水平。

外延源极/漏极结构50由具有与鳍结构20(沟道区域)不同的晶格常数的一层或多层半导体材料制成。在一些实施例中，形成具有比SiGe沟道层15更高的Ge浓度的SiGe或Ge。外延源极/漏极结构50外延地形成在凹进的鳍结构的上部上方。在一些实施例中，由于形成为鳍结构20的衬底的晶体取向(例如(100)平面)，外延源极/漏极结构50横向生长并且具有菱形形状。

可以通过使用诸如SiH₄、Si₂H₆或SiCl₂H₂的含Si气体和/或诸如GeH₄、Ge₂H₆或GeCl₂H₂的含Ge气体在约600至800℃的温度和约80至150托的压力下生长源极/漏极外延层50。

在一些实施例中，在形成外延源极/漏极结构50之后，在外延源极/漏极结构50上方形成硅化物层。在外延源极/漏极结构50上方形成诸如Ni、Ti、Ta和/或W的金属材料，并且执行退火操作以形成硅化物层。在其他实施例中，在外延源极/漏极结构50上方形成诸如NiSi、TiSi、TaSi和/或WSi的硅化物材料，并且可以执行退火操作。在低于熔融激光退火操作80的温度的温度下执行退火操作，以防止锗进一步再分布，并且该温度在约250℃至约850℃的范围内。金属材料或硅化物材料通过CVD或ALD形成。在一些实施例中，硅化物层的厚度在约4nm至约10nm的范围内。在退火操作之前或之后，选择性地去除形成在隔离绝缘层32上方的金属材料或硅化物材料。在一些实施例中，在形成金属栅极结构之后形成硅化物层。

然后，如图11A和图11B所示，形成金属栅极结构100。图11A是沿着栅极延伸方向(X)的截面图，并且图11B是沿着源极-漏极方向(Y)的截面图。

在形成外延源极/漏极结构50之后，在外延源极/漏极结构50上方形成一个或多个层间介电(ILD)层60。在一些实施例中，在形成ILD层之前，在源极/漏极外延层50和侧壁间隔件48上方形成蚀刻停止层(ESL)。ESL由氮化硅或基于氮化硅的材料(例如，SiON、SiCN或SiOCN)制成。用于ILD层60的材料包括诸如氧化硅、SiCOH和SiOC的包含Si、O、C和/或H的化合物。诸如聚合物的有机材料可以用于ILD层60。

在形成ILD层60之后，执行诸如回蚀刻工艺和/或化学机械抛光(CMP)工艺的平坦化操作以暴露牺牲栅电极层44的上表面。然后，去除牺牲栅电极层44，从而形成栅极间隔。当牺牲栅电极层44是多晶硅并且ILD层60是氧化硅时，可以使用诸如四甲基氢氧化铵(TMAH)溶液的湿蚀刻剂来选择性地去除牺牲栅电极层。此外，通过适当的蚀刻工艺去除牺牲栅极介电层42。

栅极介电层102形成在SiGe鳍沟道15上方。在一些实施例中，界面层(未示出)形成在SiGe沟道15上方。在一些实施例中，界面层可以包括厚度为0.2nm至1.5nm的氧化硅、氧化硅锗或氧化锗。在其他实施例中，界面层的厚度在约0.5nm至约1.0nm的范围内。

栅极介电层102包括一层或多层介电材料(诸如氧化硅、氮化硅或高k介电材料)、其他合适的介电材料和/或它们的组合。高k介电材料的示例包括HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(HfO₂-Al₂O₃)合金、其他合适的高k介电材料和/或它们的组合。栅极介电层通过例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)或其他合适的方法和/或它们的组合形成。在一些实施例中，栅极介电层102的厚度在约1nm至约10nm的范围内，并且在其他实施例中可以在约2nm至约7nm的范围内。

在栅极介电层上方形成金属栅电极。金属栅电极包括一个或多个功函调整层104和主体金属栅电极层106。功函调整层104由导电材料制成，诸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC的单层或两种或多种这些材料的多层。对于p沟道FinFET，将TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co中的一种或多种用作功函调整层。主体金属栅电极层106包括任何合适的金属材料，诸如铝、铜、钛、钽、钴、钼、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金、其他合适的材料和/或它们的组合。在沉积用于金属栅极结构的适当材料之后，执行平坦化操作，诸如CMP。

应当理解，FinFET经受进一步的CMOS工艺以形成各种部件，诸如接触件/通孔、互连金属层、介电层、钝化层等。

图12示出根据本发明的实施例的在深度方向上使用SIMS(二次离子质谱法)的元素分析结果。对在Si层上具有SiGe毯式层的样品进行分析。SiGe层的厚度为30nm，并且Ge浓度为55原子％(Si_0.45Ge_0.55)。用于BSL的两条线显示了熔融激光退火操作之前的Ge分布。高E和低E的两条线显示了在具有两种不同能量条件的熔融激光退火操作之后的Ge分布。高E的激光能量为1.72J/cm²，并且低E的激光能量为1.58J/cm²。

如图12所示，在熔融激光退火之前，锗几乎均匀地分布在SiGe层中。在熔融激光退火操作之后，Ge浓度在SiGe层的表面附近较高，并且在距SiGe层的表面约2-4nm处具有峰值。

当激光能量高时，Ge浓度从峰值到鳍结构的中心单调减小。当激光能量低时，Ge浓度减小到最小，然后再次增加。

图13示出了在Ge分布之后在深度方向上的模拟元素分析。再分布之前的Ge浓度为20原子％。在鳍结构的表面处，Ge浓度为约5-15原子％，并且在距表面约1-5nm的深度处的峰值浓度为约30-40％。

当鳍宽度W2(在隔离绝缘层(STI)的水平处测量)为15nm时，鳍结构的中心(7.5nm深度)处的Ge浓度为约20-25原子％。当鳍宽度W2为30nm时，鳍结构的中心(15nm深度)处的Ge浓度为约15-20原子％。比较高能激光退火和低能激光退火，与高能激光退火的情况相比，低能激光退火导致从峰朝向鳍结构的中心的陡峭的倾斜。在一些实施例中，由于锗通过热工艺再分布，因此Ge浓度逐渐变化，因此在SiGe鳍结构中不存在浓缩步骤，或者不存在具有例如通过透射电子显微镜(TEM)可观察到的界面的具有不同组成的多层。图13所示的Ge分布相对于鳍结构的中心沿着X方向基本对称。因此，当沿着X方向切割整个鳍结构时，Ge分布中存在两个峰。

在一些实施例中，最高Ge浓度和最低Ge浓度之间的差在约5至约35个百分点的范围内。

图14示出了为什么在鳍结构(沟道区域)的表面附近更高的Ge浓度改善了导通电流和电流泄漏的理论解释。如图14所示，电流I_D取决于能量带隙Eg和构成沟道区域的半导体材料的载流子迁移率。参考Si能带图，图14的能带图示出了表面区域(Si_1-xGe_x)的能带和中心区域(Si_1-yGe_y)的能带，x＞y。在鳍表面区域，由于带隙Eg较小并且载流子迁移率较高，所以可以增加导通电流。在鳍结构的中心，ΔEv较小，因此可以抑制带间隧穿电流。

图15至图20示出了根据本发明的另一实施例的用于制造Fin FET器件的各个阶段的示例性截面图。应当理解，可以在图15至图20所示的工艺之前、期间和之后提供附加的操作，并且对于该方法的另外的实施例，可以替换或消除以下描述的一些操作。操作/工艺的顺序可以互换。

在如图4所示形成鳍衬垫层22之后，如图15所示，在不执行熔融激光退火的情况下形成绝缘材料层30。

类似于图7，如图16所示，执行退火操作35。在一些实施例中，退火操作35包括在诸如N₂、Ar或He环境的惰性气体环境中使用红外光的RTA。退火操作35的温度在约600℃至约700℃的范围内。在一些实施例中，退火时间在约1秒至60秒的范围内。如图17所示，在退火操作35之后，使绝缘层30和鳍衬垫层22凹进以暴露鳍结构20的上部，以形成隔离绝缘层32。

如图18所示，然后在暴露的SiGe鳍结构20上形成覆盖层24以恢复Dit缺陷。覆盖层也形成在隔离绝缘层32的上表面上。在一些实施例中，覆盖层24包括外延半导体层，诸如具有比SiGe鳍结构低的Ge浓度的晶体Si或SiGe。通过外延生长选择性地形成外延半导体层。在一些实施例中，由于覆盖层24选择性地形成在SiGe鳍结构20上，因此在绝缘绝缘层32上不形成覆盖层24。在其他实施例中，覆盖层是非晶或多晶硅。在一些实施例中，覆盖层24的厚度在约5nm至约10nm的范围内。

如图19所示，在形成覆盖层之后，执行熔融激光退火操作80以通过覆盖层在SiGe鳍结构20中再分布锗。在一些实施例中，激光的能量在约0.5J/cm²至约5J/cm²的范围内，并且在其他实施例中在约1.0J/cm²至约2.0J/cm²的范围内。在一些实施例中，激光照射时间在0.1纳秒至10纳秒的范围内，并且在其他实施例中，在约0.5纳秒至约5纳秒的范围内。在一些实施例中，将SiGe鳍结构20加热到高于SiGe的熔点。在一些实施例中，加热的温度在从约1200℃到约1400℃的范围内。在其他实施例中，温度在从约800℃到约1200℃的范围内。在一些实施例中，熔融激光退火操作80在惰性气体环境(诸如N₂、Ar或He环境)中执行。覆盖层24可以保护SiGe鳍结构20免受不期望的氧化。

在一些实施例中，在熔融激光退火操作之后，去除覆盖层24。在其他实施例中，覆盖层24保留并且用作沟道的一部分。在某些实施例中，锗移动到覆盖层24中，形成如图20所示的表面SiGe层25。在一些实施例中，表面SiGe层25的Ge浓度小于峰值Ge浓度。在其他实施例中，该峰值位于表面SiGe层25内。

此后，执行关于图9A至图11B说明的操作。

图21至图24示出了根据本发明的另一实施例的用于制造Fin FET器件的各个阶段的示例性截面图。应当理解，可以在图21至图24所示的工艺之前、期间和之后提供附加的操作，并且对于该方法的另外的实施例，可以替换或消除下面描述的一些操作。操作/工艺的顺序可以互换。

如图21所示，在如图4所示形成鳍衬垫层22之后，在不执行熔融激光退火的情况下形成绝缘材料层30。

类似于图7，如图22所示，执行退火操作35。在一些实施例中，退火操作35包括在诸如N₂、Ar或He环境的惰性气体环境中使用红外光的RTA。退火操作35的温度在约600℃至约700℃的范围内。在一些实施例中，退火时间在约1秒至60秒的范围内。

随后，如图23所示，执行熔融激光退火操作80，以通过绝缘层30和衬垫层22再分布SiGe鳍结构20中的锗。在一些实施例中，激光的能量在约0.5J/cm²至约5J/cm²的范围内，并且在其他实施例中在约1.0J/cm²至约2.0J/cm²的范围内。在一些实施例中，激光照射时间在0.1纳秒至10纳秒的范围内，并且在其他实施例中，在约0.5纳秒至约5纳秒的范围内。在一些实施例中，将SiGe鳍结构20加热到高于SiGe的熔点。在一些实施例中，加热的温度在从约1200℃到约1400℃的范围内。在其他实施例中，温度在从约800℃到约1200℃的范围内。在一些实施例中，熔融激光退火操作80在惰性气体环境(诸如N₂、Ar或He环境)中执行。当衬垫层22由氮化硅制成时，衬垫层22可以保护SiGe鳍结构20免受不期望的氧化。

如图24所示，在退火操作80之后，使绝缘层30和鳍衬垫层22凹进，以暴露鳍结构20的上部，以形成隔离绝缘层32。此后，执行关于图9A至图11B解释的操作。

在本发明中，FinFET的沟道区域由具有不均匀锗分布的SiGe制成。特别地，SiGe鳍结构的表面处或附近的Ge浓度高于鳍结构的中心处的Ge浓度。利用这种SiGe鳍结构，由于鳍结构的表面区域处的较高的Ge浓度，可以通过较高的载流子迁移率和较低的阈值电压Vt来增强导通状态电流，同时由于鳍结构的中心区域处的Ge浓度较低而抑制亚阈值区域处的电流泄漏。

将理解的是，在本文中并非必须讨论所有优点，没有特定优势是所有实施例或示例都需要的，并且其他实施例或示例可以提供不同的优点。

根据本发明的一个方面，在一种制造包括Fin FET的半导体器件的方法中，形成鳍结构，鳍结构具有由SiGe制成的上部鳍结构和由与上部鳍结构不同的材料制成的底部鳍结构，在鳍结构上方形成覆盖层，对由覆盖层覆盖的鳍结构执行热操作，以及在上部鳍结构的源极/漏极区域中形成源极/漏极外延层。热操作改变了上部鳍结构中的锗分布。在前述和以下实施例中的一个或多个中，在形成源极/漏极外延层之前执行热操作。在前述和以下实施例中的一个或多个中，热操作是熔融激光退火。在前述和以下实施例中的一个或多个中，熔融激光退火导致上部鳍结构熔融，然后使上部鳍结构重结晶，其锗分布与执行熔融激光退火之前的锗分布不同。在前述和以下实施例中的一个或多个中，热操作之前的上部鳍结构的Ge浓度在从15原子％到30原子％的范围内。在前述和以下实施例中的一个或多个中，在热操作之后，上部鳍结构的表面处或附近的Ge浓度高于上部鳍结构的中心处的Ge浓度。在前述和以下实施例中的一个或多个中，Ge浓度在距上部鳍结构的表面1nm到5nm的范围内的深度处具有峰值。在前述和以下实施例中的一个或多个中，上部鳍结构中的最高Ge浓度和最低Ge浓度之间的差在5至35个百分点的范围内。在前述和以下实施例中的一个或多个中，覆盖层由氮化硅制成。在前述和以下实施例中的一个或多个中，覆盖层是外延半导体层。在前述和以下实施例中的一个或多个中，覆盖层包括两个或多个绝缘材料层。在前述和以下实施例中的一个或多个中，在热操作之后，至少部分地去除覆盖层。

根据本发明的另一方面，在一种制造包括Fin FET的半导体器件的方法中，形成鳍结构，鳍结构具有由SiGe制成的上部鳍结构和由与上部鳍结构不同的材料制成的底部鳍结构，在鳍结构上方形成衬垫层，在衬垫层上方形成绝缘材料层，使绝缘材料层和衬垫层凹进以暴露上部鳍结构的上部，在上部鳍结构的暴露的上部上方形成覆盖层，对具有覆盖层的鳍结构执行热操作，以及在上部鳍结构的源极/漏极区域中形成源极/漏极外延层。热操作改变了上部鳍结构中的锗分布。在前述和以下实施例中的一个或多个中，热操作之前的上部鳍结构的Ge浓度在从15原子％到30原子％的范围内。在前述和以下实施例中的一个或多个中，覆盖层是外延形成的Si层或具有比热操作之前的上部鳍结构低的Ge浓度的外延形成的SiGe。在前述和以下实施例中的一个或多个中，覆盖层的厚度在5nm至10nm的范围内。在前述和以下实施例中的一个或多个中，热操作是熔融激光退火。在前述和以下实施例中的一个或多个中，熔融激光退火的能量在1.0J/cm²至2.0J/cm²的范围内。在前述和以下实施例中的一个或多个中，熔融激光退火的持续时间在0.5纳秒至5纳秒的范围内。

根据本发明的另一方面，在一种制造包括Fin FET的半导体器件的方法中，形成鳍结构，鳍结构具有由SiGe制成的上部鳍结构和由与上部鳍结构不同的材料制成的底部鳍结构，在鳍结构上方形成衬垫层，在衬垫层上方形成绝缘材料层，通过绝缘材料层和衬垫层对鳍结构执行热操作，以及在上部鳍结构的源极/漏极区域中形成源极/漏极外延层。热操作改变了上部鳍结构中的锗分布。

根据本发明的一个方面，一种半导体器件包括：鳍结构，具有沟道区域和源极/漏极区域；栅极结构，包括位于沟道区域上方的栅极介电层和位于栅极介电层上方的栅电极；以及源极/漏极外延层，形成在源极/漏极区域中。沟道区域包括具有不均匀的Ge浓度的SiGe，使得鳍结构的表面处或附近的Ge浓度高于鳍结构的中心处的Ge浓度。在前述和以下实施例中的一个或多个中，Ge浓度在沟道区域中逐渐变化。在前述和以下实施例中的一个或多个中，与栅极介电层接触的沟道区域的表面处或附近的Ge浓度高于沟道区域的中心处的Ge浓度。在前述和以下实施例中的一个或多个中，Ge浓度在距沟道区域的表面1nm至5nm范围内的深度处具有峰值。在前述和以下实施例中的一个或多个中，峰值处的Ge浓度在30原子％至40原子％的范围内。在前述和以下实施例中的一个或多个中，沟道区域中的最低Ge浓度在10原子％至25原子％的范围内。在前述和以下实施例中的一个或多个中，沟道区域中最高Ge浓度和最低Ge浓度之间的差在5至35个百分点的范围内。在前述和以下实施例中的一个或多个中，半导体器件还包括隔离绝缘层，鳍结构从该隔离绝缘层突出。在前述和以下实施例中的一个或多个中，鳍结构包括鳍底部结构和包括沟道区域的上部鳍部，并且鳍底部结构由与上部鳍部不同的半导体材料制成。在前述和以下实施例中的一个或多个中，半导体器件还包括设置在鳍底部结构的侧面上的衬垫层。在前述和以下实施例中的一个或多个中，衬垫层覆盖上部鳍部的底部。在前述和以下实施例中的一个或多个中，在隔离绝缘层的上表面的水平处，沿着栅极延伸方向的沟道的宽度在从15nm到30nm的范围内。在前述和以下实施例中的一个或多个中，Ge浓度具有两个峰值。在前述和以下实施例中的一个或多个中，沟道区域的表面处的Ge浓度在5原子％至15原子％的范围内。

根据本发明的另一方面，一种半导体器件包括：鳍结构，具有沟道区域和源极/漏极区域；栅极结构，包括位于沟道区域上方的栅极介电层和位于栅极介电层上方的栅电极的；以及源极/漏极外延层，形成在源极/漏极区域中。沟道区域包括具有不均匀的Ge浓度的SiGe层和位于SiGe层上方的覆盖半导体层。在前述和以下实施例中的一个或多个中，SiGe层和覆盖半导体层之间的界面处或附近的SiGe层中的Ge浓度高于沟道区域的中心处的Ge浓度。在前述和以下实施例中的一个或多个中，Ge浓度在距沟道区域的界面1nm至5nm的范围内的深度处具有峰值。在前述和以下实施例中的一个或多个中，峰值处的Ge浓度在30原子％至40原子％的范围内。在前述和以下实施例中的一个或多个中，峰值处的Ge浓度高于覆盖半导体层中的Ge浓度。

根据本发明的另一个方面，一种半导体器件包括：鳍结构，具有鳍底部结构和包括沟道区域和源极/漏极区域的上部鳍部；隔离绝缘层，沟道区域从该隔离绝缘层突出；栅极结构，包括位于沟道区域上方的栅极介电层和位于栅极介电层上方的栅电极；以及源极/漏极外延层，形成在源极/漏极区域中。与栅极介电层接触的沟道区域的表面处或附近的Ge浓度高于沟道区域的中心处的Ge浓度。

上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。