具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，为本实施例提供的一种时钟相位选择电路，包括：M个数据采集模块11、译码器12和时钟选择模块13。Clk_i表示第i路候选时钟，CR表示通讯场时钟，q_i表示第i路候选时钟的在通讯场时钟的上升沿时刻的瞬时值，CO表示输出时钟。q_i为0，则表示第i路候选时钟的在通讯场时钟的上升沿时刻为低电平；q_i为1，则表示第i路候选时钟的在通讯场时钟的上升沿时刻为高电平。

每个数据采集模块11，用于在通讯场时钟的上升沿时刻采集一路候选时钟的瞬时值。不同的数据采集模块11采集不同的候选时钟的瞬时值。各路候选时钟的频率均是通讯场时钟的N倍，N为正整数。第i路候选时钟相比第i-1路候选时钟的相位滞后T/M。本发明中i=0、1、……、M-1，T为候选时钟的周期。需要说明的是，i=0时，第i路候选时钟相比第i-1路候选时钟的相位滞后T/M，表示第0路候选时钟相比第M-1路候选时钟的相位滞后T/M。生成M路候选时钟的方式具体是利用数字锁相环电路根据通讯场时钟CR产生。产生的M路候选时钟为相位间隔T/M的M路候选时钟。M的数值本发明不做限定，本领域技术人员可以根据实际精度要求，进行选择。

译码器12包括M个输入端和M个输出端。译码器12的第i个输入端连接第i个数据采集模块的输出端。译码器用于在第i个输入端的数据为0且第i-1个输入端的数据为1时，将第i-1个输出端的数据置为1，且将其它各个输出端的数据均置为0。需要说明的是，i=0时，表示的是译码器在第0个输入端的数据为0且第M-1个输入端的数据为1时，将第M-1个输出端的数据置为1，且将其它各个输出端的数据均置为0。第i个输入端的数据为0且第i-1个输入端的数据为1时，通讯场时钟的相位在第i-1路候选时钟的相位和第k路候选时钟的相位之间。

时钟选择模块13，用于将与译码器的M个输出端中数据置为1的输出端对应的1路候选时钟作为输出时钟输出。具体的，若译码器的第i个输出端中数据置为1，则时钟选择模块13将第i路候选时钟作为输出时钟输出。

数据采集模块11具体采用寄存器构成。寄存器为标准电路器件，包括一个比特输入端口（用D表示）、一个输入时钟端口和一个比特输出端口（用Q表示）。本发明中采用的寄存器均为上升沿触发寄存器；上升沿触发寄存器的功能是：在输入时钟的上升沿时，将比特输入端口的数据保存到比特输出端口，相当于采集D的数据到Q并保持。对上升沿触发寄存器来说，输入信号与输入时钟应满足一个的要求，即在输入时钟上升沿前后一段微小的时间范围内（约数百皮秒），输入信号应当保持稳定；否则，如果输入信号在这段时间段内发生变化，则输出数据将可能不稳定，甚至有可能输出一个非高非低的中间电平。为了保证寄存器输出数据的稳定性，在一些具体实施例中，采集级联的两级寄存器或三级寄存器方式来构成数据采集模块11，即在使用一级寄存器采集数据后，再使用相同的时钟对前一级寄存器的结果进行至少一次采集，如果第一级采集出现不稳定态后，再次采集时仍然不稳定的概率已经非常低，可以满足设计要求。

参见图2，示出了针对36路候选时钟的时钟相位选择电路，还示出了数据采集模块11的优选实现方式，以及时钟选择模块13的优选实现方式。图2中的数据采集模块11采用级联的两级寄存器方式。时钟选择模块13，包括36个时钟选择子模块131、或门132以及非门133。36路候选时钟Clk_i（i=0、1、……、35），每路候选时钟的周期均为T，每一路候选时钟的相位相比前一路候选时钟相位滞后T/36。

每个时钟选择子模块131均包括第一级寄存器、第二级寄存器、锁存器和与门。或门132包括M个输入端口。

第i个时钟选择子模块131的第一级寄存器的比特输入端口，连接译码器12的第i个输出端口；每个第一级寄存器的输入时钟端口均连接通讯场时钟；第i个时钟选择子模块131的第一级寄存器的比特输出端口，连接第i个时钟选择子模块131的第二级寄存器的比特输入端口。dec_i表示译码器12的第i个输出端口的数据值，en_i表示第i个时钟选择子模块131的第一级寄存器的比特输出端口的数据值。

第i个时钟选择子模块131的锁存器的比特输入端口，连接第i个时钟选择子模块131的第二级寄存器的比特输出端口；第i个时钟选择子模块131的锁存器的输入时钟端口连接第i路候选时钟。锁存器为标准电路器件，包括一个比特输入端口、一个输入时钟端口和一个比特输出端口；锁存器的功能是：在输入时钟为低电平时，将比特输入端口的数据直接输出到比特输出端口，且在输入时钟为高电平时，比特输出端口保持之前的值不变。den_i表示第i个时钟选择子模块131的第二级寄存器的比特输出端口的数据值。

第i个时钟选择子模块131的与门的一个输入端，连接第i个时钟选择子模块131的锁存器的比特输出端口；第i个时钟选择子模块131的与门的另一个输入端，连接第i路候选时钟；第i个时钟选择子模块131的与门的输出端，连接或门132的第i个输入端口。或门132的输出端口，通过非门133连接各个时钟选择子模块131的第二级寄存器的输入时钟端口。gate_i表示第i个时钟选择子模块131的锁存器的比特输出端口的数据值，gclk_i表示第i个时钟选择子模块131的与门的输出端的数据值，表示CO经过逻辑非运算后得到的反向时钟。

第i个时钟选择子模块131使用CR作为第一级寄存器的输入时钟，采集译码器的第i路输出dec_i，得到的en_i；使用输出时钟CO的反向时钟作为第二级寄存器的输入时钟，对en_i进行采集，使得采集结果den_i与将要选出的候选时钟近似同步。Clk_i作为锁存器的输入时钟，进行锁存得到gate_i。由于在den_i（i=0、1、……35）中，只有一个值为“1”，其余全部为“0”；而且dec_i与将要选出的候选时钟近似同步，因此锁存结果也只有一路为“1”。用每一路锁存结果gate_i分别与本路的Clk_i进行与运算；再将各路得到的结果gclk_i再进行或运算的结果作为CO输出；因为只有一路的锁存结果为“1”，因此只有该路的候选时钟被选择出来，作为CO输出。

由于译码器12是由一系列电路组成的，每个电路和连线均有时间延迟，而经过复杂的译码器电路后，译码器12的输出值dec₀~dec₃₅可能会有不同程度的延时，很难同时得到稳定的结果；有可能出现dec₀已经由“0”变为“1”，而dec₁尚未由“1”变为“0”的情况。因此如果直接使用锁存器锁存dec₀~dec₃₅，由于每个锁存器使用不同候选时钟作为输入时钟，且dec₀~dec₃₅也不能保证同时变化，所以有可能会产生采集值gate₀~gate₃₅中有多个同时为“1”或者全部都是“0”的不被允许情况。针对该技术问题，本发明中第i个时钟选择子模块131利用第一级寄存器采集dec₀~dec₃₅，因为第i个数据采集模块11中的寄存器和第i个时钟选择子模块131的第一级寄存器均是使用CR作为输入时钟，进而保证了在CR的上升沿时，dec₀~dec₃₅已经稳定，得到的采集值en₀~en₃₅是同时变化的。

接下来， en₀~en₃₅是与CR的上升沿同步的，如果直接使用候选时钟的上升沿采集，由于相位无法保证，同样会产生不稳定态的问题。本发明针对该技术问题，使用第二级寄存器，且第二寄存器的输入时钟使用反向时钟。由于候选时钟的频率是CR的整数倍，因此在CR的每个上升沿选中的候选时钟基本上与前一次不会发生很大变化，很可能不变，或者相邻的一路；即选中的那一路候选时钟与输出时钟CO的相位差距很小，因此使用CO的下降沿采集en₀~en₃₅，一方面可以避开不稳定的变化，采集到en₀~en₃₅的稳定值，另一方面，得到的en₀~en₃₅输出变化的位置不会在即将选中的候选时钟上升沿附近。

如图3所示，内部信号时序示意图。在起始状态时，电路使用Clk₃₅作为输出时钟CO；在CR上升沿时，CR的相位发生了变化，en₃₅由“1”变为“0”，en₀由“0”变为“1”，而其它的en_i始终保持为“0”。en₃₅和en₀的值在CO的下降沿时被采集到den₃₅和den₀，此时Clk₃₅为低电平，所以den₃₅传递到了gate₃₅，gate₃₅由“1”变为“0”并保持。而在Clk₀变为低电平时，den₀传递到了gate₀，gate₀由“0”变为“1”并保持。此时电路已经变更为使用Clk₀作为输出时钟CO。由图3可知，在这个过程中，由于时钟选择子模块131的第二级寄存器的增加，避开了en₃₅和en₀在发生变化后很快被Clk₀上升沿采集而可能发生的不稳定状态。

参见图4所示，为本实施例提供的一种译码器的结构示意图。该译码器用于从36路候选时钟中选择，因此包括36个译码单元，且每个译码单元均为四输入译码单元，即每个译码单元均包括四个比特输入端口（分别Ai、Bi、Ci和Di表示）、一个比特使能输入端口（用表示）、一个比特译码结果端口（用表示）和一个比特使能输出端口（用表示）。比特使能输出端口输出的数据为比特译码结果端口输出的数据取非运算后的数据。通过四输入译码单元对连续四路候选时钟的瞬时值进行判断，增强时钟选择的稳定性。

第i个译码单元的第一个比特输入端口Ai，连接译码器的第i-1个输入端。第i个译码单元的第二个比特输入端口Bi，连接译码器的第i个输入端。第i个译码单元的第三个比特输入端口Ci，连接译码器的第i+1个输入端。第i个译码单元的第四个比特输入端口Di，连接译码器的第i+2个输入端。第i个译码单元的比特使能输入端口，连接第i-1个译码单元的比特使能输出端口。第i个译码单元的比特译码结果端口连接译码器的第i个输出端。需要说明的是，在i=0时，i-1表示M-1；示例性的，图4所示情况，i=0时，i-1表示35，第0个译码单元的第一个比特输入端口Ai，连接译码器的第35个输入端。第0个译码单元的比特使能输入端口，连接第35个译码单元的比特使能输出端口。在i=M-1时，i+1表示0，i+2表示1；示例性的，图4所示情况，i=35时，i+1表示0，i+2表示1；第35个译码单元的第三个比特输入端口Ci，连接译码器的第0个输入端；第35个译码单元的第四个比特输入端口Di，连接译码器的第1个输入端。

第i个译码单元的第一个比特输入端口Ai和第二个比特输入端口Bi的数据均为1、第三个比特输入端口Ci和第四个比特输入端口Di的数据均为0以及比特使能输入端口的数据为1时，则第i个译码单元的比特译码结果端口的数据置为1。

第i个译码单元的比特译码结果端口的数据置为1时，第i个译码单元的比特使能输出端口的数据为0，使得第i+1个译码单元的比特译码结果端口的数据置为0。

参见图5，为本实施例提供的一种四输入译码单元的示意图。该四输入译码单元，包括：三个非门和一个与门。与门包括五个输入端口。与门的第一输入端口为译码单元的比特使能输入端口，第二输入端口为译码单元的第一个比特输入端口Ai，第三输入端口为译码单元的第二个比特输入端口Bi，第四输入端口与第一非门的输出端口连接，第五输入端口与第二非门的输出端口连接，输出端口为译码单元的比特译码结果端口。第一非门的输入端为译码单元的第三个比特输入端口Ci；第二非门的输入端为译码单元的第四个比特输入端口Di；第三非门的输入端与与门的输出端口连接，第三非门的输出端为译码单元的比特使能输出端口。

参见图6，为本实施例提供的另一种译码器的结构示意图。该译码器用于从36路候选时钟中选择，因此包括36个译码单元，且每个译码单元均为二输入译码单元，即每个译码单元均包括两个比特输入端口（分别Ai和Bi表示）、一个比特使能输入端口（用表示）、一个比特译码结果端口（用表示）和一个比特使能输出端口（用表示）。比特使能输出端口输出的数据为比特译码结果端口输出的数据取非运算后的数据。

第i个译码单元的第一个比特输入端口Ai，连接译码器的第i个输入端。第i个译码单元的第二个比特输入端口Bi，连接译码器的第i+1个输入端。第i个译码单元的比特使能输入端口，连接第i-1个译码单元的比特使能输出端口。第i个译码单元的比特译码结果端口，连接译码器的第i个输出端。需要说明的是，在i=0时，i-1表示M-1；示例性的，图6所示情况，i=0时，i-1表示35，第0个译码单元的比特使能输入端口，连接第35个译码单元的比特使能输出端口。在i=M-1时，i+1表示0；示例性的，图6所示情况，i=35时，i+1表示0，第35个译码单元的第二个比特输入端口Bi，连接译码器的第0个输入端。

第i个译码单元的第一个比特输入端口的数据为1、第二个比特输入端口的数据为0以及比特使能输入端口的数据为1时，则第i个译码单元的比特译码结果端口的数据置为1。

参见图7，为本实施例提供的一种二输入译码单元的示意图。该二输入译码单元，两个非门和一个与门。与门包括三个输入端口。与门的第一输入端口为译码单元的比特使能输入端口，第二输入端口为译码单元的第一个比特输入端口Ai，第三输入端口与第一非门的输出端口连接，输出端口为译码单元的比特译码结果端口。第一非门的输入端为译码单元的第二个比特输入端口Bi；第二非门的输入端与与门的输出端口连接，第二非门的输出端为译码单元的比特使能输出端口。

本发明提供的时钟相位选择电路可以应用于NFC卡片。在一些具体实施例中，N取值为2，即生成的各个候选时钟的频率为通讯场时钟的两倍。

参见图8，示出了候选时钟为36路时，各个时钟信号的示意图。36路时候选时钟分别为Clk₀~Clk₃₅，各个候选时钟的周期均为T。Clk₁的相位比Clk₀滞后T/36的时间，Clk₂的相位比Clk₁滞后T/36的时间，以此类推，Clk₀的的相位比Clk₃₅滞后T/36的时间；通讯场时钟的周期为2T。本发明提供的时钟相位选择电路选择在CR的上升沿之前，并与CR的相位最接近的候选时钟作为输出时钟CO。示例性的，如果CR的上升沿在Clk₃₅的上升沿与Clk₀上升沿之间，则将Clk₃₅作为输出时钟CO输出。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，且本说明书中各实施例中记载的特征可以相互替换或者组合。

对本发明所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。