具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的分频电路、锁相环电路以及分频电路的控制方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在频率源产生电路领域中，比如锁相环中，反馈分频器将高频VCO(压控振荡器)信号分频到参考频率附近，通过环路使得VCO输出为期望的频率信号。VCO的频率覆盖范围被开关电容分成了2^b个频率子带。在自动频率子带校正过程中，直接对高频的VCO信号进行计数会消耗较大的功耗，因此需要先将VCO的输出高频信号进行分频到较低频的信号然后在对低频信号进行计数，并将计数结果送入数字基带进行判决选择合适的VCO频率子带。因此反馈分频器和VCO频率子带自动校正分频器都要对VCO输出高频信号进行分频然后再后续操作。反馈分频器和VCO频率子带自动校正分频器增加了芯片的面积，提高了芯片的功耗。

基于此，本申请实施例提供一种分频电路10。所述分频电路10包括预分频器101、自动校正计数器102、可编程计数器103、脉冲吞吐计数器104和门电路105。所述预分频器101的第一输入端用于接收压控振荡器的输出频率信号(VCO输出高频信号)。所述自动校正计数器102与所述预分频器101的输出端连接。所述可编程计数器103与所述预分频器101的输出端连接。所述脉冲吞吐计数器104的输入端与所述预分频器101的输出端和所述可编程计数器的输出端连接。所述门电路105的第一输入端与所述脉冲吞吐计数器104的输出端连接，所述门电路105的输出端与所述预分频的第二输入端连接。所述门电路105的第二输入端用于输入自动频率校正使能信号。

请参见图2，所述预分频器101可以为N/(N+1)双模预分频器101。所述预分频器101可以具有两种工作模式，即N次分频模式和N+1次分频模式。具体模式可由所述预分频器101的第二输入端输入的控制信号决定。所述预分频器101可以将高频VCO信号进行预分频。使得后续计数及分频模块的工作频率降低以节省功耗。

所述自动校正计数器102可以为VCO频率子带自动校正计数器102(AFC counter)。所述自动校正计数器102可以对所述预分频器101的输出信号具有自动计数的功能。所述可编程计数器103(P counter)同样对所述预分频器101的输出信号具有计数分频的功能。所述可编程计数器103的输出端还可以输出分频时钟信号(Ndiv_out)。所述脉冲吞吐计数器104(Swallow S counter)可以对预分频器101输出的信号按照预设的计数值进行计数。计数结束后所述脉冲吞吐计数器104停止计数，并可以向所述门电路105输出控制信号(MOD_scnt)。所述可编程计数器103的输出端输出的分频时钟信号可以控制所述脉冲吞吐计数器104重新装载预设的分频值重新开始计数。

所述门电路105的第一输入端与所述脉冲吞吐计数器104的输出端连接。因此所述脉冲吞吐计数器104的输出端输出的控制信号可以作用于所述门电路105。所述门电路105的第二输入端用于输入自动频率校正使能信号。因此所述自动频率校正使能信号可以作用于所述门电路105。所述门电路105在所述控制信号和所述自动频率校正使能信号的共同作用下具有不同的控制逻辑，输出不同的信号。所述门电路105的输出端与所述预分频器101的第二输入端连接。因此所述预分频器101在所述门电路105输出的信号的控制下在不同的模式下工作。例如所述预分频器101可以在N次分频模式和N+1次分频模式下切换。

本申请实施例提供的所述分频电路10包括预分频器101、自动校正计数器102、可编程计数器103、脉冲吞吐计数器104和门电路105。所述预分频器101的第一输入端用于接收压控振荡器的输出频率信号。所述自动校正计数器102与所述预分频器101的输出端连接。所述可编程计数器103与所述预分频器101的输出端连接。所述脉冲吞吐计数器104的输入端与所述预分频器101的输出端和所述可编程计数器103的输出端连接。所述门电路105的第一输入端与所述脉冲吞吐计数器104的输出端连接，所述门电路105的输出端与所述预分频的第二输入端连接。所述门电路105的第二输入端用于输入自动频率校正使能信号。所述预分频器101输出的信号分别送到所述自动校正计数器102、所述可编程计数器103和所述脉冲吞吐计数器104。所述预分频器101的第一输入端接收所述压控振荡器的输出频率信号后，所述预分频器101对所述压控振荡器的输出频率信号进行预分频。因此可以降低所述自动校正计数器102、所述可编程计数器103的工作频率，降低芯片的功耗。

在压控振荡器频率子带自动校正阶段，所述自动校正计数器102对所述预分频器101输出的信号进行计数，并输出n bit的计数值送入数字基带进行判决，以选择合适的VCO频率子带。

在在锁相环锁定阶段，所述可编程计数器103对所述预分频器101输出的信号按照预设的计数值进行计数。计数结束时输出最终的分频时钟。同时，所述可编程计数器103可以把送入所述脉冲吞吐计数器104作为装载所述脉冲吞吐计数器104预设计数值的装载信号。所述脉冲吞吐计数器104对所述预分频器101输出的信号按照预设的计数值进行计数。计数结束后所述脉冲吞吐计数器104停止计数，并输出控制信号。所述脉冲吞吐计数器104可以在装载信号的触发下按照新的分频预设值进行计数分频。所述门电路105的第二输入端输入的自动频率校正使能信号和所述脉冲吞吐计数器104输出的控制信号通过所述门电路105控制所述预分频器101实现双模预分频功能。因此，所述分频电路10能够实现在VCO频率子带自动校正分频阶段让所述预分频器101只在一个分频模式下工作，而所述可编程计数器103和脉冲吞吐计数器104不工作。在锁相环锁定阶段，所述分频电路10中的预分频器101、所述可编程计数器103和脉冲吞吐计数器104整体构成锁相环反馈分频器的功能，从而减少了器件的使用，节省了芯片空间，节省能耗。

在一个实施例中，所述预分频器101为除N/(N+1)双模预分频器101。因此，在压控振荡器频率子带自动校正阶段，所述预分频器101可以工作在固定除N模式。所述预分频器101对所述压控振荡器的输出频率信号除N分频到低频。因此可以降低所述自动校正计数器102、所述可编程计数器103的工作频率，降低芯片的功耗。所述自动校正计数器102在一定时间段内对所述压控振荡器的输出频率信号除N分频后的信号进行计数，输出n bit的计数值给数字基带进行判决，选择合适的VCO频率子带。

可以理解，所述双模N/(N+1)分频器的分频比是N还是N+1由所述门电路105向所述预分频器101的第二输入端输入的信号控制，所述预分频器101的第二输入端输入的信号的高低分别控制双模分频比处于除N分频或者除N+1分频模式下。

请参见图3，在一个实施例中，所述门电路105为两输入与门电路105。则所述压控振荡器的输出频率信号AFC_EN＝1时，所述门电路105的输出信号MOD_pres＝MOD_scnt。其中MOD_scnt为所述脉冲吞吐计数器104输出的控制信号。所述压控振荡器的输出频率信号AFC_EN＝0时，所述门电路105的输出信号MOD_pres＝0。所述两输入与门电路可以包括逻辑“与”电路和反向器。所述反向器的输入端即所述两输入与门电路的第二输入端。所述自动频率校正使能信号通过所述反向器输入到所述两输入与门电路。

可以理解，所述压控振荡器的输出频率信号AFC_EN＝1可以对应高电平，所述压控振荡器的输出频率信号AFC_EN＝0可以对应低电平。所述预分频器101为N/(N+1)预分频器101时，通过高电平控制除N还是低电平控制除N可以根据需要设置。

请参见图3，在一个实施例中，所述预分频器101在所述门电路105的输出信号MOD_pres＝0时所述预分频器101工作在除N分频模式，所述预分频器101在所述门电路105的输出信号MOD_pres＝1时工作在除(N+1)模式。当所述自动频率校正使能信号AFC_EN＝1，所述门电路105的输出信号MOD_pres＝0，即所述预分频器101工作在除N分频模式。此时，所述脉冲吞吐计数器104输出的控制信号MOD_scnt被屏蔽。此时可以达到节省功耗的目的。

所述自动校正计数器102对所述压控振荡器的输出频率信号除N分频后的低频信号进行计数。一段时间后将计数结果送入数字基带进行判决选择合适的VCO频率子带，这一阶段为即为压控振荡器频率子带自动校正阶段。

当所述自动频率校正使能信号AFC_EN＝0时，所述自动频率校正使能信号MOD_pres＝所述脉冲吞吐计数器104输出的控制信号MOD_scnt。所述预分频器101的分频比由所述自动频率校正使能信号MOD_pres，也即所述脉冲吞吐计数器104输出的控制信号MOD_scnt控制。所述脉冲吞吐计数器104输出的控制信号MOD_scnt＝1时，所述预分频器101进行除(N+1)分频。所述脉冲吞吐计数器104输出的控制信号MOD_scnt＝0时，所述预分频器101进行除N分频。结合可编程计数器103及脉冲吞吐计数器104配合工作，这时候所述可编程计数器103的输出端输出的分频时钟信号Ndiv_out输出频率为压控振荡器的输出频率信号除(NP+S)分频。即此时所述预分频器101、所述脉冲吞吐计数器104、所述可编程计数器103协同工作。这个时候所述自动校正计数器102不工作以节省功耗。

因此，所述分频电路10相当于VCO频率子带自动校正分频器可以和双模预分频器101复用，以节省芯片面积和功耗。所述分频电路10可以避免VCO频率子带自动校正计数器102直接对压控振荡器的输出频率信号进行计数，也可以避免需要一个单独的除N分频的分频器将所述压控振荡器的输出频率信号除N分频后再送给VCO频率子带自动校正计数器102去计数。前者工作在上GHz的高频信号下，功耗增大。后者需要单独的除N分频的分频器，增加了芯片面积。

请参见图4，在一个实施例中，所述门电路105为两输入或门电路105。此时，所述压控振荡器的输出频率信号AFC_EN＝1时，所述门电路105的输出信号MOD_pres＝1。所述压控振荡器的输出频率信号AFC_EN＝0时，所述门电路105的输出信号MOD_pres＝MOD_scnt。MOD_scnt为所述脉冲吞吐计数器104输出的控制信号。所述压控振荡器的输出频率信号AFC_EN＝1可以对应高电平，所述压控振荡器的输出频率信号AFC_EN＝0可以对应低电平。所述预分频器101为N/(N+1)预分频器101时，通过高电平控制除N还是低电平控制除N可以根据需要设置。

本实施例中，所述预分频器101在所述门电路105的输出信号MOD_pres＝1时工作在除N分频模式下，在所述门电路105的输出信号MOD_pres＝0时工作在除(N+1)分频模式下。当自动频率校正使能信号AFC_EN＝1时，所述脉冲吞吐计数器104输出的控制信号MOD_scnt信号被屏蔽。所述门电路105的输出信号MOD_pres恒定等于1，所述预分频器101工作在除N分频模式下。当所述自动频率校正使能信号AFC_EN＝0时，所述门电路105的输出信号MOD_pres＝所述脉冲吞吐计数器104输出的控制信号MOD_scnt，所述预分频器101根据所述脉冲吞吐计数器104输出的控制信号MOD_scnt工作在除N或者除(N+1)模式下。此时所述预分频器101可以配合所述可编程计数器103和所述脉冲吞吐计数器104一起实现除(NP+S)分频。

本申请实施例还提供一种锁相环电路。所述锁相环电路包括上述实施例所述的分频电路10。

本申请实施例还提供一种分频电路10的控制方法。所述分频电路10应用于上述实施例所述的分频电路10。所述控制方法包括：

S10,在压控振荡器频率子带自动校正阶段，所述门电路105的第二输入端输入的自动频率校正使能信号通过所述门电路105控制所述除N/(N+1)双模预分频器101工作在除N分频模式，从所述除N/(N+1)双模预分频器101的输入端输入的压控振荡器的输出频率信号经过所述N/(N+1)双模预分频器101降频后输入到所述自动校正计数器102计数；

S20,在锁相环锁定阶段，所述门电路105的第二输入端输入的自动频率校正使能信号和所述脉冲吞吐计数器104输出的控制信号通过所述门电路105控制所述预分频器101实现双模预分频功能。

所述S10中，所述自动频率校正使能信号AFC_EN可以为高电平。所述门电路105的输出端向所述预分频器101输出的信号始终保持为高电平或者低电平。所述双模除N/(N+1)预分频器101模块始终工作在除N模式。所述可编程计数器103器和所述脉冲吞吐计数器104器此时不工作。所述压控振荡器的输出频率信号经过所述除N/(N+1)双模预分频器101降频后的输出信号fpres输入到所述自动校正计数器102计数。计数结束后所述自动校正计数器102将n bit的计数值送入数字基带进行判决选择合适的VCO频率子带。

所述S20中，在锁相环锁定阶段，所述自动频率校正使能信号AFC_EN可以为低电平。所述门电路105的输出端输出的信号MOD_pres和所述述脉冲吞吐计数器104输出的控制信号MOD_scnt为同样的信号。控制除N/(N+1)的预分频器101工作在除N或者除(N+1)的状态。除N/(N+1)预分频器101模块和可编程计数器103、脉冲吞吐计数器104一起配合工作。使得所述可编程计数器103的输出端输出的分频时钟信号Ndiv_out为压控振荡器的输出频率信号除(NP+S)分频结果。

在一个实施例中，述S20包括：

所述脉冲吞吐计数器104对所述预分频器101的输出端输出的信号按照预设的计数值进行计数；

所述脉冲吞吐计数器104在计数结束时向所述门电路105输出控制信号；

所述门电路105在所述控制信号和所述自动频率校正使能信号的控制下使所述预分频器101实现双模预分频功能。

在一个实施例中，所述S20还包括：

所述可编程计数器103对所述预分频器101的输出端输出的信号按照预设的计数值进行计数；

所述可编程计数在器计数结束向所述脉冲吞吐计数器104输出分频时钟信号；

所述分频时钟信号作为装载所述脉冲吞吐计数器104预设计数值的装载信号，使所述脉冲吞吐计数器104接收所述装载信号后开始按照新的分频预设值进行计数分频。

具体地，在在锁相环锁定阶段，所述可编程计数器103对所述预分频器101输出的信号按照预设的计数值进行计数。计数结束时输出最终的分频时钟。同时，所述可编程计数器103可以把送入所述脉冲吞吐计数器104作为装载所述脉冲吞吐计数器104预设计数值的装载信号。所述脉冲吞吐计数器104对所述预分频器101输出的信号按照预设的计数值进行计数。计数结束后所述脉冲吞吐计数器104停止计数，并输出控制信号。所述脉冲吞吐计数器104可以在装载信号的触发下按照新的分频预设值进行计数分频。所述门电路105的第二输入端输入的自动频率校正使能信号和所述脉冲吞吐计数器104输出的控制信号通过所述门电路105控制所述预分频器101实现双模预分频功能。因此，所述分频电路10能够实现在VCO频率子带自动校正分频阶段让所述预分频器101只在一个分频模式下工作，而所述可编程计数器103和脉冲吞吐计数器104不工作。在在锁相环锁定阶段，所述分频电路10中的预分频器101、所述可编程计数器103和脉冲吞吐计数器104整体构成锁相环反馈分频器的功能，从而减少了器件的使用，节省了芯片空间，节省能耗。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为本专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。