一种提高电阻一致性的低功耗相变存储器写驱动电路
阅读说明：本技术 一种提高电阻一致性的低功耗相变存储器写驱动电路 (Low-power-consumption phase change memory write drive circuit for improving resistance consistency ) 是由 张光明 雷宇 陈后鹏 宋志棠 于 2020-12-16 设计创作，主要内容包括：本发明涉及一种提高电阻一致性的低功耗相变存储器写驱动电路,其中,基准产生电路产生基准电压或电流提供给电流镜隔离电路；振荡器产生时钟信号用于时序电路；写信号处理电路判断写使能信号与时钟信号的关系,直接或延时后提供使能信号给脉冲控制电路；电流镜隔离电路在电流镜开关电路控制下给电流源电路提供偏置；脉冲控制电路用来控制电流源电路产生的电流脉冲幅度、电流脉冲持续时间、电流脉冲阶梯数和阶梯时间的控制；电流源电路根据电流镜隔离电路提供的偏置和脉冲控制电路产生的控制信号产生相应的写电流脉冲。本发明可以优化存储器上电后第一次写电流脉冲波形,并尽可能减少功耗。(The invention relates to a low-power-consumption phase change memory write drive circuit for improving resistance consistency, wherein a reference generating circuit generates reference voltage or current to supply to a current mirror isolating circuit; the oscillator generates a clock signal for the sequential circuit; the write signal processing circuit judges the relation between the write enable signal and the clock signal and provides the enable signal to the pulse control circuit directly or after time delay; the current mirror isolation circuit provides bias for the current source circuit under the control of the current mirror switch circuit; the pulse control circuit is used for controlling the current pulse amplitude, the current pulse duration, the current pulse step number and the step time generated by the current source circuit; the current source circuit generates a corresponding write current pulse according to a bias provided by the current mirror isolation circuit and a control signal generated by the pulse control circuit. The invention can optimize the first write current pulse waveform after the memory is electrified and reduce the power consumption as much as possible.)
技术领域
本发明涉及集成电路技术领域，特别是涉及一种提高电阻一致性的低功耗相变存储器写驱动电路。
背景技术
相变存储器写驱动电路和系统的核心都是由驱动电流产生电路产生驱动电流输入到地址译码电路选中的相变单元，实现相变单元在晶态和非晶态之间的转变来存储0和1。现有技术主要集中在对电流脉冲信号幅度、持续时间、电流脉冲阶梯数和阶梯时间的控制；或者对存储器写电流大小的修调上，其未解决存储器上电后第一次写操作时，电流源电路偏置电压没有预充电导致第一次写操作上升沿缓慢，造成写一致性差的问题。
发明内容
本发明所要解决的技术问题是提供一种提高电阻一致性的低功耗相变存储器写驱动电路，优化存储器上电后第一次写电流脉冲波形，并尽可能减少功耗。
本发明解决其技术问题所采用的技术方案是：提供一种提高电阻一致性的低功耗相变存储器写驱动电路，包括：振荡器、写信号处理电路、电流镜隔离电路、电流镜开关电路、脉冲控制电路和电流源电路；
所述振荡器分别与所述写信号处理电路和脉冲控制电路相连，用于产生一个固定频率的时钟信号；
所述电流镜开关电路与所述脉冲控制电路相连，用于控制所述电流镜隔离电路的打开和关断；
所述电流镜隔离电路产生一个电流源偏置电压VWB给所述电流源电路；
所述写信号处理电路分别与所述振荡器和脉冲控制电路相连，用于将外部输入的写使能信号WE_与所述振荡器产生的时钟信号进行比较，并根据比较结果产生使能信号WEP_提供给所述脉冲控制电路，以保证所述电流镜隔离电路的预充电时间；
所述脉冲控制电路由所述使能信号WEP_触发，利用所述振荡器产生的时钟信号和逻辑电路产生控制信号，控制所述电流源电路中不同支路的打开和关断；
所述电流源电路根据所述电流镜隔离电路提供的偏置电压VWB和所述脉冲控制电路提供的控制信号产生写电流脉冲。
所述电流镜开关电路在存储器上电后第一次写操作时，使用写使能信号WE_控制所述电流镜隔离电路的打开和关断；后续写操作时，使用所述脉冲控制电路输出的写脉冲使能WPLS控制所述电流镜隔离电路的打开和关断。
所述写信号处理电路在存储器上电后外部输入的第一次写使能信号WE_到来时，将写使能信号WE_与时钟信号进行对比；若写使能信号WE_下降沿到来时，时钟信号处于低电平，将写使能信号WE_延时后产生使能信号WEP_给所述脉冲控制电路；若WE_下降沿到来时，CLK处于高电平，则将写使能信号WE_作为使能信号WEP_。
所述电流镜隔离电路与基准产生电路相连，所述基准产生电路用于产生一个基准信号，所述电流镜隔离电路根据所述基准信号产生一个电流源偏置电压VWB以减小电流源电路中不同支路的控制开关导致的电荷馈通对偏置电压VWB的影响。
所述写信号处理电路是通过逻辑电路、传输门、触发器、锁存器或寄存器构成的电路。
所述电流镜开关电路是通过逻辑电路、传输门、触发器、锁存器或寄存器构成的电路。
所述脉冲控制电路包括计数器电路、比较器电路、分频器电路和逻辑修调电路；所述计数器电路用于计算时钟信号上升沿或下降沿的个数，所述比较器用于将计数器的输出与设置的脉冲时间长度修调信号对比，确定所述电流源电路中不同支路的控制信号的打开时间长度；所述分频器电路用于产生多个不同频率的时钟信号来修调电流脉冲阶梯时间；所述逻辑修调电路根据设置的脉冲高度修调信号，确定所述电流源电路中不同支路的控制信号的打开个数。
所述脉冲控制电路将写脉冲使能信号WPLS同时提供给所述写信号处理电路和所述电流镜开关电路，使写信号处理电路和电流镜开关电路只在存储器上电后第一次写操作进行写使能信号WE_延时和使用写使能信号WE_控制所述电流镜隔离电路的开关，在后续的写操作不对写使能信号WE_进行延时，且由写脉冲使能信号WPLS控制所述电流镜隔离电路的开关。
附图说明
图1是本发明实施方式的结构方框图；
图2是本发明实施方式中的一种写信号处理电路的电路图；
图3是本发明实施方式中的一种电流镜开关电路的电路图；
图4是现有技术中写电路由WPLS控制电流镜隔离电路开关的时序图；
图5是WE_控制电流镜隔离电路开关的时序图；
图6是本发明实施方式的电流镜隔离电路开关在存储器上电后第一次写操作的时序图；
图7是本发明实施方式的电流镜隔离电路开关在存储器上电后前两次写操作的时序图；
图8是由WE_控制电流镜隔离电路开关在写操作时平均功耗仿真结果图；
图9是本发明在写操作时平均功耗仿真结果图。
具体实施方式
本发明的实施方式涉及一种提高电阻一致性的低功耗相变存储器写驱动电路，如图1所示，包括：写信号处理电路、电流镜隔离电路、电流镜开关电路、基准产生电路、振荡器、电流源电路和脉冲控制电路。其中，所述基准产生电路与所述电流镜隔离电路连接，所述振荡器分别与所述写信号处理电路和所述脉冲控制电路连接，所述电流镜隔离电路与所述电流源电路连接，所述脉冲控制电路分别与所述写信号处理电路、所述电流镜开关电路和所述电流源电路连接。在写操作过程中，所述电流源电路将产生的电流脉冲或电压脉冲输出到译码控制电路选中的相变单元。
所述振荡器用于产生一个固定频率的时钟信号CLK。
所述基准产生电路用于产生一个与电源、工艺、温度等参数无关的基准电压或电流。
所述写信号处理电路用于将外部输入的写使能信号WE_与振荡器产生的时钟信号CLK进行比较，并根据比较结果产生使能信号WEP_提供给脉冲控制电路，保证电流镜隔离电路的预充电时间，实现对存储器上电后第一次写电流脉冲波形的优化。
本实施方式中，所述写信号处理电路在存储器上电后外部输入的第一次写使能信号WE_到来时，将写使能信号WE_与时钟信号CLK进行对比；若写使能信号WE_下降沿到来时，时钟信号CLK处于低电平，即写使能信号WE_下降沿与即将到来的时钟信号CLK上升沿间隔时间较短，不能满足存储器上电后第一次写操作时电流镜隔离电路对偏置电压VWB预充电的时间需求，写信号处理电路将写使能信号WE_延时后产生使能信号WEP_给脉冲控制电路；若写使能信号WE_下降沿到来时，时钟信号CLK处于高电平，即写使能信号WE_下降沿与即将到来的时钟信号CLK上升沿间隔时间较长，能够满足存储器上电后第一次写操作时电流镜隔离电路对偏置电压VWB预充电的时间需求，或存储器上电后第二次及后续写操作，则写信号处理电路不进行延时操作，使得使能信号WEP_与写使能信号WE_相同。
所述写信号处理电路是通过逻辑电路、传输门、触发器、锁存器或寄存器构成的电路。图2为本实施方式的一种写信号处理电路，其中，POR为上电复位信号，WENE为写使能信号WE_下降边沿检测信号。
所述脉冲控制电路由写信号处理电路提供的使能信号WEP_触发，利用振荡器产生的时钟信号CLK和逻辑电路产生控制信号S<0>、S<1>、……、S<n>，控制所述电流源电路不同支路的打开和关断，实现对电流脉冲幅度、电流脉冲持续时间、电流脉冲阶梯数和下降阶梯时间的控制。
本实施方式的脉冲控制电路包括计数器电路、比较器电路、分频器电路、逻辑修调电路。所述计数器计算时钟信号上升沿或下降沿的个数，比较器输出将计数器的输出与设置的脉冲时间长度修调信号对比，确定了控制信号S<0>、S<1>、……、S<n>的打开时间长度，分频器产生多个不同频率的时钟信号来修调电流脉冲阶梯时间，逻辑修调电路根据设置的脉冲高度修调信号，确定了控制信号S<0>、S<1>、……、S<n>的打开个数，从而实现不同的电流脉冲幅度、电流脉冲持续时间、电流脉冲阶梯数和下降阶梯时间的控制。
所述脉冲控制电路将写脉冲使能信号WPLS提供给所述写信号处理电路和所述电流镜开关电路，使写信号使能电路和电流镜开关电路只在存储器上电后第一次写操作进行写使能信号WE_延时和使用WE_控制电流镜隔离电路的开关，在后续的写操作不对写使能信号WE_进行延时，且由写脉冲使能信号WPLS控制电流镜的开关，在优化存储器上电后第一次写电流脉冲波形的同时，尽可能地减少功耗。
所述电流镜开关电路用于控制所述电流镜隔离电路的打开和关断。本实施方式中，所述电流镜开关电路在存储器上电后第一次写操作时，电流镜开关电路用写使能信号WE_控制电流镜隔离电路的开关，后续写操作用脉冲控制电路输出的写脉冲使能WPLS控制电流镜隔离电路的开关。图3是本实施方式的一种电流镜开关电路的电路图。
所述电流镜隔离电路用于根据基准产生电路提供的基准，产生一个电流源偏置电压VWB，以显著减小S<0>、S<1>、……、S<n>开关导致的电荷馈通对偏置电压VWB的影响。
所述电流源电路根据所述电流镜隔离电路提供的偏置电压VWB和所述脉冲控制电路提供的控制信号S<0>、S<1>、……、S<n>产生相应的写电流脉冲，由VRST信号控制产生电压初始化脉冲。
如图4所示，传统写电路由WPLS控制电流镜隔离电路开关，存储器上电后第一次写操作流过相变单元的电流上升较慢，导致写一致性差。如图5所示，WE_控制电流镜隔离电路开关，当WE_下降沿离CLK上升沿较近的情况时，仍然存在存储器上电后第一次写操作流过相变单元的电流上升较慢，导致写一致性差的问题。
本实施方式的电流镜隔离电路开关在存储器上电后第一次写操作由WE_控制，且判断WE_与CLK关系，如图6所示，若WE_下降沿与CLK上升沿较近，则延时后产生WEP_提供给脉冲控制电路，保证了预充电时间，上电后第一次写电流脉冲上升更快；后续的写操作由WPLS控制，相比于WE_控制减少电流镜隔离电路导通时间，降低了功耗。如下图7所示，本实施方式在上电后第一次写操作电流上升迅速，相变单元写一致性更好。
图8是由WE_控制电流镜隔离电路开关在写操作时平均功耗；图9是本实施方式在写操作时平均功耗。比较后可知，本实施方式在写操作时的平均功耗明显低于由WE_控制电流镜隔离电路开关在写操作时平均功耗。
值得一提的是，本实施方式中的上升沿、下降沿、高电平、低电平仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：用于半导体器件的擦除验证方法及半导体器件