具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的一种弱能量收集用肖特基二极管的制备方法流程图，该方法应用于2.45GHz弱能量密度收集，如图1所示，本发明实施例提供的弱能量收集用肖特基二极管的制备方法包括以下步骤：

S101，选取<110>晶向的Si衬底；

S102，在所述Si衬底的上表面形成第一Ge缓冲层；

S103，在所述第一Ge缓冲层的上表面形成n⁺Ge层；

S104，在所述n⁺Ge层上表面的第一区域内形成n^-Ge层；

S105，在所述n^-Ge层内形成倒梯形的凹槽，所述倒梯形的斜边与法线夹角为40～60°；

S106，在所述倒梯形的凹槽内形成第一电极，并在所述n⁺Ge层上表面的第二区域形成第二电极。

以下具体说明：

在本发明实施例中，选择Si衬底，是因为其低成本和易剥离的特性，能保证后续产生的肖特基二极管的效率和良率。具体采用<110>晶向的Si衬底，是为了在其上生长出<110>晶向的Ge。原因在于，<110>晶向的Ge的电子迁移率高、串联电阻低，而根据发明人研究，降低串联电阻能够提高SBD的整流效率，因此通过将器件主体材料具体选择为<110>晶向Ge，可以提高SBD的整流效率。

在本发明实施例中，所述n^-Ge层的上表面设置有倒梯形的凹槽，所述倒梯形的凹槽可以设置于所述n^-Ge层上表面的中心处，也可以靠近所述n^-Ge层上表面的任一端。

发明人研究发现，在所述n^-Ge层上表面开设凹槽，可以增大金半接触区域，提高电流强度，降低串联电阻，能够提升SBD的整流效率。

并且，本发明实施例中，所述倒梯形的斜边与法线夹角为40～60°，相对于一个左右两侧面均为矩形的凹槽，本发明实施例该角度范围的倾斜侧面可以将左右两垂直侧面的Ge的晶向从原有的<110>晶向转变为<100>晶向，即形成侧边<100>晶向、法线<110>晶向。由于Ge半导体的电子亲和能具有各向异性，沿不同晶向的电子亲和能数值不同，<100>晶向的Ge具有4.272eV的电子亲和能，<110>晶向的Ge具有4.163eV的电子亲和能。而根据发明人的研究结果，电子亲和能增大可以提高弱能量密度下SBD的整流效率，因此，本发明实施例通过具体设置凹槽的倾斜角度，引入凹槽侧边的<100>晶向，其电子亲和能大于原有的<110>晶向，这样，可以通过增大金半接触区域半导体电子亲和能，提升2.45GHz弱能量密度下SBD的整流效率。关于这部分的具体原理在后文结合发明构思予以介绍。

在本发明实施例中，所述n^-Ge层和所述n⁺Ge层形成一高一低的台阶结构，其中，所述第一电极为阳极，位于较高部分的所述n^-Ge层上表面的所述倒梯形的凹槽内，所述第二电极为阴极，位于较低部分的所述n⁺Ge层上表面；阴极设置在n⁺Ge上层，能够防止高密度位错导致的SBD漏电大、可靠性差问题，也能够避免因第一Ge缓冲层与Si衬底之间界面差导致的器件性能退化问题。

本发明实施例中，器件主体材料选用高电子迁移率的<110>晶向Ge，能够降低器件串联电阻，提高SBD整流效率；在所述n^-Ge层上表面设置凹槽，能够增加金半接触面积，进一步降低SBD串联电阻，提高整流效率；并且，具体将凹槽设置为倒梯形，斜边与法线夹角为40～60°，实际上形成侧边<100>晶向、法线<110>晶向的倒梯形倾斜凹槽结构，由于凹槽侧边为<100>晶向，其电子亲和能大于<110>晶向，通过增大金半接触区域半导体电子亲和能，能够进一步提高SBD整流效率。因此，在上述几方面共同作用下，本发明实施例提供的肖特基二极管在应用于2.45GHz弱能量密度收集系统的整流电路时，能够确保整个系统的整流效率得到有效提升，实现弱能量密度环境下的能量收集应用。

另外，将阴极设置在n⁺Ge层上，可以避免n⁺Ge层下位错密度高，第一Ge缓冲层与Si衬底之间界面差致SBD器件漏电大、可靠性差问题；在Si衬底上制备肖特基器件，还具有成本低，工艺实现难度低的优势。

关于本发明实施例的具体原理在后文结合发明构思予以介绍。

以下对上述工艺步骤具体说明。

请参见图2a～2k，图2a～图2k是本发明实施例提供的一种弱能量收集用肖特基二极管的制备方法示意图。具体对制备方法的各步骤及详细参数做具体说明。包括以下步骤：

S201、选择<110>晶向的Si衬底001；如图2a所示；

S202、清洗；使用稀氢氟酸对Si衬底001表面进行清洗，去除衬底水汽和O、C等杂质原子；

S203、制备第一Ge缓冲层002；如图2b所示，利用RPCVD工艺，在275～325℃的低温温度下，在Si衬底001上表面生成厚度为0.15～0.2μm的Ge作为第一Ge缓冲层002；

S204、制备第二Ge缓冲层；如图2c所示，利用RPCVD工艺，在500～850℃的高温温度下，在第一Ge缓冲层002表面生成厚度为0.4～0.5μm的第二Ge缓冲层0031；通过在Si衬底上采用高低温两步法制备上述两层Ge缓冲层，可以解决硅锗之间存在的晶格失配问题、降低失配位错，得到平整的表面，并降低器件的加工工艺难度、降低器件工艺成本，也利于后续生长高质量的锗锡层。同时，在上述过程中Ge层中会产生张应力，使得Ge的直接带隙降低、吸收系数增强，有利于制备高性能的肖特基二极管。

S205、离子注入形成n⁺Ge层003；如图2d所示，使用离子注入工艺，以PH₃为P的掺杂源，向第二Ge缓冲层0031注入P离子，形成掺杂浓度为2.0×10²⁰的n⁺Ge层003；所述n⁺Ge层003采用高掺杂，以便于后续形成欧姆接触。

S206、退火；在780～900℃的情况下，采用循环退火的工艺，进行四次循环退火；

S207、制备第三Ge层；如图2e所示，利用PRCVD工艺，在300℃的温度下，在所述n⁺Ge层003表面生长厚度为1μm的Ge作为第三Ge层0041；

S208、制备n^-Ge层；如图2f所示，利用离子注入工艺，以PH₃为P的掺杂源，向所述第三Ge层0041注入P离子，形成掺杂浓度为3.0×10¹⁷的n^-Ge层004；所述n^-Ge层004采用低掺杂，以便于后续形成肖特基接触。

S209、退火；在780～900℃的情况下，采用循环退火的工艺，在N氛围下进行四次循环退火；

S210、清洗；使用去离子水循环清洗n^-Ge层004；

S211、涂抹光刻胶；如图2g所示，在所述n^-Ge层004表面涂抹光刻胶007；

S211、曝光、刻蚀；利用光刻工艺曝光n^-Ge层004表面除第一区域之外的光刻胶007，所述第一区域可以为所述光刻胶007靠近一端的一个区域；例如所述第一区域可以为所述光刻胶007的左半区域；使用光刻胶溶胶清理，去除n^-Ge层004表面除第一区域之外的光刻胶007；在CF₄和SF₆气体环境下，利用等离子体刻蚀工艺刻蚀到n⁺Ge层003表面，形成台阶结构；如图2h所示；

S213、如图2i所示，去除n^-Ge层004表面的光刻胶007；可以理解的是，本步骤后，台阶结构较高部分表面为所述n^-Ge层004，较低部分表面为所述n⁺Ge层003；

S214、如图2j所示，利用等离子体刻蚀工艺对n^-Ge层004进行刻蚀，形成倒梯形的凹槽008。其中，所述倒梯形的斜边与法线夹角为40～60°，优选为45°，该角度可以精确地将Ge从<110>晶向转变为<100>晶向；凹槽008的深度为400～600nm，设置倾斜凹槽深度在400～600nm，可以提高器件的击穿电压，提高器件性能。

S215、对凹槽008涂抹光刻胶，利用光刻工艺曝光光刻胶；

S216、制备电极；如图2k所示，利用分子束蒸发工艺，分别在n⁺Ge层003表面和倒梯形的凹槽008表面淀积金属Al和W，其中，倒梯形的凹槽008内填满W；且W突出于n^-Ge层004表面的厚度为50nm；Al突出于n⁺Ge层003表面的厚度为30nm。再利用刻蚀工艺刻蚀掉指定区域的金属，形成第一电极005和第二电极006。其中，所述第一电极005为阳极，所述第二电极006为阴极。

通过上述工艺步骤，制备出的硅基混杂晶向倾斜凹槽锗肖特基二极管的结构如图2k所示。具体包括：

<110>晶向的Si衬底001；第一Ge缓冲层002；n⁺Ge层003；n^-Ge层004；第一电极005；第二电极006。

为了便于理解本发明实施例的硅基混杂晶向倾斜凹槽锗肖特基二极管的结构和有益效果，在此，对发明人的发明构思予以简介，并对前文涉及原理进行说明。

发明人对整流效率进行研究，得知整流效率的公式为：

式(1)中，P_DC为整流后输出的直流电对应功率，P_RF为整流前输入的环境中射频信号功率，η_M为匹配效率，η_p是与寄生参数相关的效率，η₀是在非线性器件中的转换效率，η_{DC_transfer}是直流电从电路转移到负载的效率。

公式(1)中，

Q为品质因数，Q_C为匹配网络元件的品质因数，为了使得匹配效率η_M最大化，通常Q<<Q_C。

公式(1)中，

R_j是结电阻，R_s是串联电阻，C_j是结电容，f是频率。

公式(1)中，

P_in是进入整流器的功率，是零偏电流响应度，R_L是负载电阻。

公式(1)中，

因此，综合(1)、(2)、(3)、(4)、(5)式可以得到整流效率η的表达式为：

其中，ω＝2·π·f。

从公式(6)可以看出，在高频情况下，降低结电容C_j、串联电阻R_s、结电阻R_j可以提高整流效率。同时，增大器件的零偏电流响应度也可以提高整流效率。

因此，一方面，发明人考虑从降低结电容C_j、串联电阻R_s、结电阻R_j的角度提高弱能量密度下SBD的整流效率。另一方面，发明人期望从增大器件的零偏电流响应度方向着手，提高弱能量密度下SBD的整流效率。

因此，发明人进一步对SBD零偏电流响应度进行研究，得知零偏电流响应度的公式如下式(7)：

其中，i⁽¹⁾(V)和i⁽²⁾(V)分别是电流对电压的一阶导函数和二阶导函数。电流公式如下(8)所示(考虑镜像力和隧道效应的影响)：

由式(8)得到电流对电压的一阶导函数和二阶导函数分别为下式(9)和(10)所示：

将(9)和(10)带入公式(7)，则SBD零偏电流响应度为：

式(11)中，其他符号物理意义详见文献《半导体器件物理》。由于在正偏或者零偏的时候，式(11)中的修正项，即第三项很小，所以SBD零偏电流响应度可以简化为式(12)：

由式(12)可以看出，SBD零偏电流响应度主要由SBD理想因子n来决定。n的值越小，零偏电流响应度就越大，那么SBD的整流效率就越大。其中，理想因子n是电压V关于电流J的一阶偏导数，其公式为：

因为lnI-V曲线的斜率可以表征为因此式(13)表明，当lnI-V曲线的斜率越陡峭，即斜率越大，则越小，则n值越小，那么SBD零偏电流响应度就越大，则SBD的整流效率就越大。也就是说，增大可以提高零偏电流响应度，提高弱能量密度下的电路整流效率。在此需要强调的是，式(13)中的n值并不是从SBD I-V曲线正常工作状态下提取的理想因子，而是从弱能量整流区域提取出来的理想因子。

发明人研究发现，SBD弱能量整流区域lnI-V曲线斜率与有效理查逊常数金属一侧的势垒高度φ_ns密切相关，见下式(14)，其中∝表示正比关系。

从式(14)可见，φ_ns位于式(14)的指数项，可以理解的是，减小φ_ns可以显著增大因此，发明人对φ_ns进一步研究，发现有：

φ_ns＝W_m-χ (15)

其中，W_m为金属功函数，χ为半导体电子亲和能。根据式(15)可知，减小W_m或者增大χ可以减小φ_ns，从而实现增大弱能量密度下零偏电流响应度提高弱能量密度下SBD整流效率的目的。

具体的，本发明实施提出的弱能量收集用硅基混杂晶向倾斜凹槽锗肖特基二极管中，一方面将器件主体材料选用为高电子迁移率的<110>晶向Ge，通过提高电子迁移率，降低器件串联电阻，提高SBD整流效率；另一方面，在所述n^-Ge层上表面设置凹槽，能够增加金半接触面积，进一步降低SBD串联电阻，提高整流效率，因此这两方面能够实现整流效率大幅提高；再一方面，具体将凹槽设置为倒梯形，斜边与法线夹角为40～60°，相比于两侧均为垂直侧边的凹槽，通过该角度，本方案将侧边晶向改变为<100>晶向，其电子亲和能大于<110>晶向，实质形成了侧边<100>晶向、法线<110>晶向。这样，引入的侧边<100>晶向，增大了金半接触区域半导体电子亲和能，可以提高零偏电流响应度，提高弱能量密度下SBD的整流效率。因此，在上述几方面共同作用下，本发明实施例提供的肖特基二极管在应用于2.45GHz弱能量密度收集系统的整流电路时，能够确保整个系统的整流效率得到有效提升，实现弱能量密度环境下的能量收集应用。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。