一种mos管的sgt制造工艺
阅读说明：本技术 一种mos管的sgt制造工艺 (SGT manufacturing process of MOS (metal oxide semiconductor) tube ) 是由 黄亚军 黎忠瑾 于 2020-11-17 设计创作，主要内容包括：本发明公开了一种MOS管的SGT制造工艺,包括半导体衬底,所述半导体衬底内置源级、阱区和阱隔离区,阱区位于半导体衬底的正中处,阱区的数量为两组依次位于阱区的两侧,半导体衬底上位于阱区的两侧依次设置有源级与漏级,半导体衬底氧化层顶部通过化学生成栅氧化层,栅氧化层的顶部设置有多晶硅层,多晶硅层呈凸字状。该MOS管的SGT制造工艺,通过采用掺杂工艺定量的在源极和漏极区域形成N阱,对其掺杂的浓度与量均得到控制,从而一定程度上能够有效的避免晶体管栅极阈值电压因为掺杂的浓度的无法控制而产生的波动,同时也一定程度上避免了晶体管在开通状态时栅极电压不稳定的现象,大大提高了晶体管的稳定性能。(The invention discloses an SGT (silicon germanium transistor) manufacturing process of an MOS (metal oxide semiconductor) transistor, which comprises a semiconductor substrate, wherein a source electrode, a well region and a well isolation region are arranged in the semiconductor substrate, the well region is positioned in the middle of the semiconductor substrate, the number of the well regions is two, the two well regions are sequentially positioned on two sides of the well region, the source electrode and the drain electrode are sequentially arranged on two sides of the well region on the semiconductor substrate, a gate oxide layer is chemically generated on the top of an oxide layer of the semiconductor substrate, a polycrystalline silicon layer is arranged on the top of. According to the SGT manufacturing process of the MOS transistor, the N wells are formed in the source electrode region and the drain electrode region quantitatively by adopting the doping process, and the doping concentration and doping amount of the N wells are controlled, so that fluctuation of the threshold voltage of the grid electrode of the transistor due to uncontrollable doping concentration can be effectively avoided to a certain extent, meanwhile, the phenomenon that the grid electrode voltage of the transistor is unstable in the on state is avoided to a certain extent, and the stability of the transistor is greatly improved.)
技术领域
本发明涉及MOS管技术领域，尤其涉及一种MOS管的SGT制造工艺。
背景技术
通过降低电子元器件的物理尺寸来增加电子器件的集成密度，是提高电子器件性能的主要发展研究趋势。金属氧化物半导体场效应晶体管(MOSFET)的发展也同样遵从这一发展规律。MOSFET结构包含源极和漏极以及半导体沟道区，和由金属层及氧化物层组成的栅极。随着MOS晶体管尺寸不断减小到纳米级别时，过小的氧化层厚度会出现栅极隧穿漏电现象，使得MOSFET失效，但是较大的氧化层厚度又会减弱栅极电压对沟道区FET的调控作用。
现有的大多数晶体管在进行生成时，位于晶体管沟道区中低浓度随机掺杂会导致晶体管栅极阈值电压产生波动，会导致晶体管的开通状态的栅极电压不稳定，使得晶体管性能不稳定。
发明内容
针对现有技术的不足，本发明提供了一种MOS管的SGT制造工艺，解决了现有的大多数晶体管在进行生成时，位于晶体管沟道区中低浓度随机掺杂会导致晶体管栅极阈值电压产生波动，会导致晶体管的开通状态的栅极电压不稳定，使得晶体管性能不稳定的问题。
为了实现上述目的，本发明采用了如下技术方案：
一种MOS管的SGT制造工艺，包括半导体衬底，所述半导体衬底内置源级、阱区和阱隔离区，阱区位于半导体衬底的正中处，阱区的数量为两组依次位于阱区的两侧，半导体衬底上位于阱区的两侧依次设置有源级与漏级，半导体衬底氧化层顶部通过化学生成栅氧化层，栅氧化层的顶部设置有多晶硅层，多晶硅层呈凸字状，多晶硅层的外侧壁氧化生成多晶硅栅极，多晶硅层的顶部设置有合金层。
优选的，所述半导体衬底主要材质为硅、锗或绝缘体上硅等半导体衬底，半导体衬底的顶部接受氧化形成氧化层区域。
优选的，所述源级与漏级均位于半导体衬底的氧化层内。
优选的，所述阱隔离区为沟槽隔离结构，沟槽定义为SGT，沟槽内填充硼硅玻璃材料。
优选的，所述合金层的主要材质为铝。
一种MOS管的SGT制造工艺，包括以下步骤：
S1：对半导体衬底表面进行氧化形成一层保护薄膜，它可作为掺
杂的屏障，被称为场氧化层；
S2：通过光刻制程在场氧化层上开凹孔，以定义晶体管的源极、栅极和漏极的特定位置；
S3：将半导体衬底与二氧化硅进行氧化反应加工，半导体衬底暴露的硅表面会生长一层氧化薄膜，它可作为栅极氧化层；
S3：在半导体衬底上沉积一层多晶硅作为栅极构造；
S4：在氧化层或多晶硅层按电路图形刻蚀两个开口，它们定义了晶体管的源极和漏极区域；
S5：采用掺杂工艺定量的在源极和漏极区域形成N阱，在氧化层或多晶硅层按电路图形刻蚀两个开口，两组开口位于源极和漏极的两侧，定义为阱隔离区，即为SGT；
S6：位于源极和漏极区域添加一层氧化膜；
S7：采用光刻工艺分别在源极、栅极和漏极区域刻蚀形成的孔，称为接触孔；
S8：在整个半导体衬底的表面沉积一层导电金属，该金属通常是铝的合金；
优选的，所述S9：把半导体衬底表面金属膜剩下的部分将芯片的每个元件，准确无误地按照设计要求互相连接起来。
优选的，所述导电金属位合金层。
与现有技术相比，本发明的有益效果是：
该MOS管的SGT制造工艺，通过采用掺杂工艺定量的在源极和漏极区域形成N阱，对其掺杂的浓度与量均得到控制，从而一定程度上能够有效的避免晶体管栅极阈值电压因为掺杂的浓度的无法控制而产生的波动，同时也一定程度上避免了晶体管在开通状态时栅极电压不稳定的现象，大大提高了晶体管的稳定性能。
附图说明
图1为本发明中MOS晶体管结构示意图。
图中：1源级、2多晶硅栅极、3合金层、4多晶硅层、5阱区、 6阱隔离区、7半导体衬底、8栅氧化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了实现上述目的，如图1，本发明采用了如下技术方案：一种 MOS管的SGT制造工艺,包括半导体衬底7，半导体衬底7主要材质为硅、锗或绝缘体上硅等半导体衬底，半导体衬底7的顶部接受氧化形成氧化层区域，半导体衬底7内置源级1、阱区5和阱隔离区6，阱区5位于半导体衬底7的正中处，阱区5的数量为两组依次位于阱区 5的两侧，半导体衬底7上位于阱区5的两侧依次设置有源级1与漏级，源级1与漏级均位于半导体衬底7的氧化层内，阱隔离区6为沟槽隔离结构，沟槽定义为SGT，沟槽内填充硼硅玻璃材料，半导体衬底7氧化层顶部通过化学生成栅氧化层8，栅氧化层8的顶部设置有多晶硅层4，多晶硅层4呈凸字状，多晶硅层4的外侧壁氧化生成多晶硅栅极2，多晶硅层4的顶部设置有合金层3，合金层3的主要材质为铝；
一种MOS管的SGT制造工艺,包括：
S1：对半导体衬底表面进行氧化形成一层保护薄膜，它可作为掺杂的屏障，被称为场氧化层；
S2：通过光刻制程在场氧化层上开凹孔，以定义晶体管的源极、栅极和漏极的特定位置；
S3：将半导体衬底与二氧化硅进行氧化反应加工，半导体衬底暴露的硅表面会生长一层氧化薄膜，它可作为栅极氧化层；
S3：在半导体衬底上沉积一层多晶硅作为栅极构造；
S4：在氧化层或多晶硅层按电路图形刻蚀两个开口，它们定义了晶体管的源极和漏极区域；
S5：采用掺杂工艺在源极和漏极区域形成N阱，在氧化层或多晶硅层按电路图形刻蚀两个开口，两组开口位于源极和漏极的两侧，定义为阱隔离区，即为SGT；
S6：位于源极和漏极区域添加一层氧化膜；
S7：采用光刻工艺分别在源极、栅极和漏极区域刻蚀形成的孔，称为接触孔；
S8：在整个半导体衬底的表面沉积一层导电金属，该金属通常是铝的合金。
综上所述：该MOS管的SGT制造工艺，通过采用掺杂工艺定量的在源极1和漏极区域形成N阱，对其掺杂的浓度与量均得到控制，从而一定程度上能够有效的避免晶体管栅极阈值电压因为掺杂的浓度的无法控制而产生的波动，同时也一定程度上避免了晶体管在开通状态时栅极电压不稳定的现象，大大提高了晶体管的稳定性能。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。