具体实施方式

鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明，若非特别说明，本发明实施例所采用的加工工艺均可以采用本领域技术人员已知的。

混合封装(Hybrid Package)结构既能实现芯片集成、又能满足高散热要求、降低成本，基板和导线框架混合制作的方案是一种全新的电路集成、高散热的混合(Hybrid)封装形式，塑封体内包含了芯片贴片(die attached)、基板(laminate)贴片(基板上包含了元器件、芯片)，利用塑封体内最大极限空间，能够匹配电路实现芯片集成、高要求的芯片散热能力、降低封装热阻、提高芯片性能稳定、降级成本、减薄电子设备外观体积以及提升PCB单位面积使用效率等优点。

本发明实施例提供了一种基板(laminate)和导线框架(lead-frame)混合制作的方法，塑封体内包含了芯片贴片、基板贴片(基板上包含了焊接元器件、贴装芯片等制程)，基板匹配混合封装形式能够实现芯片高集成、满足芯片高散热需求、电性能持续稳定、降低成本、减薄电子器件外观体积以及提升PCB板的单位面积使用效率等目的。

目前SMD(被动元器件)多采用in QFN/DFN package进行封装，但是现有的元器件满足不了复杂电路集成的需求；QFN/DFN对die(集成电路裸片)封装工艺也比较普遍，但是多die产品对封装的体积要求较高，各die应用不同，贴片工艺也不同，不同wafer(晶圆)的成本也较高，较之现有技术，本发明提供的封装结构和方法的电路调试灵活(通过元器件来调试最佳性能，如果是wafer的话，tape out后性能就固定了)、性能稳定(可以选用high Q值元器件)。

本发明提供的应用于电子器件的封装结构和方法还需考量基板的Warpage(翘曲)因子，比如铜的CTE 16,Epoxy(Ag)CTE 20，那么基板的CTE(热膨胀系数)需要适配在10-20之间，避免高温焊接/固化过程中翘曲严重、应力太大而导致封装可靠性失效。

本发明提供的应用于电子器件的封装结构和方法在贴片工艺选择方法需要考虑基板Loading(装载)方式，比如是Tapping(类似Components-SMD)或类似贴蓝膜解UV(Diepick up的形式)，基板厚度等参数可以参考OSAT(封测代工)现有QFN/DFN Mold Cap厚度来设置。

本发明提供的应用于电子器件的封装结构方法在封装贴片中需要注意:

1)吸嘴的选型(吸取基板贴片)：需要根据基板的layout(布局)及元器件SMD(表面贴装器件)位置来设计吸嘴的镂空高度及edge width(边缘宽度)，以防止压伤基板走线及碰撞元器件；

2)DA machine(die attached)吸取的真空强度调试，当基板上的元器件数量较多、芯片体积较厚时，重量比die本身重太多，不是一个量级，因此需要评估合适的吸取方式克服DA(激励放大器)的难度；

3.)DA Epoxy选型，如有高散热需求，那么使用烧结银胶作业的话,因烧结银作业性很差，则需要注意侧面爬胶需≤95％die/基板thickness(厚度)，若胶量太大会导致在可靠性实验中容易出现银迁移导致漏电；

4)Wire bonding的线弧碰撞，WB压板的设计需要避让线弧高度以防止saggingwire；

5)塑封的compound选型：因元器件焊接、芯片焊接、基板焊接、die焊接等，制程/材料太多，需要注意compound注塑形成过程中产生的空洞以及塑封后应力的影响，为避免Void、incomplete，树脂体系可以选择SPIRAL FLOW较小、filler size较小的compound；，解决封装应力可以使用杨氏模量较小的compound，在热制程过程中通过材料本身可以吸收转化掉部分应力(最好在确定材料后,需要做应力仿真来确定材料结构)。

请参阅图1-图5，本发明实施例还提供了一种基板和导线框架混合封装结构，其包括至少一基板11与至少一第一芯片32、导线框架61和塑封体51，至少是所述基板11与第一芯片32、导线框架61均被封装于所述塑封体51内，所述基板11和至少一第一芯片32均结合在所述导线框架61上，所述基板11、第一芯片32、导线框架61中的任一者上还键合有金属线41，以至少使所述基板11及第一芯片32与导线框架61电连接，所述基板11上还结合有至少一元器件21和/或至少一第二芯片22。

具体的，请参阅图1，基板11可以根据设计者的需求而采用多层板或选择不同材质，以实现电路匹配，元器件21包括但不限于电容、电感、电阻等，第二芯片22通过点胶贴片、刷胶贴片、倒装贴片等方式贴装到基板11上，其中，元器件21和第二芯片22可以单独贴装也可不贴装，或者也可二者同时贴装,具体可以根据本领域技术人员的需求进行设置，元器件和第二芯片贴片完成后需要按照材料手册的参数进行固化或回流焊焊接。

具体的，请参阅图4，基板11可以使用治具切割(Jig saw)和胶膜切割(Tape saw)两种方式加工形成，治具切割后获得的单颗基板需装托盘(Tray)，具体可以根据各代工厂加工能力决定是否直接使用托盘包装并在设备上贴片，或者使用卷带包装焊接到导线框架61上(类似元器件SMT方式)；胶膜切割方式形成的基板可以通过点胶贴片的方式贴装到导线框架61上(类似wafer saw,使用UV膜+Ring环)，第一芯片32通过贴片键合的方式贴装到导线框架61上；其中，基板11和第一芯片32键合的方式不限定贴片材料种类和方式，完成贴片后需要固化或回流焊。

具体的，请再次参阅图4，导线框架61、第一芯片32、基板11上均键合有金属线41，金属线41包括但不限于铜线、镀钯铜线、金线、铝线、银合金线等，塑封体51的材质可以是树脂，当然，本领域技术人员可以根据电性要求、工艺要求选择不同的树脂体系、不同的介电常数、不同的杨氏模量、不同的玻璃温度的、不同filler size的树脂材料，封装完成需要后固化制程，后固化的参数根据材料的数据表(datasheet)来设定。

具体的，本发明实施例提供的一种应用于电子器件的混合封装方法，其包括如下步骤：将至少一基板11或者至少一基板11与至少一第一芯片32与导线框架61结合；

对结合有所述基板11或所述第一芯片32与基板11的导线框架61进行打线键合处理，之后进行封装处理

1)至少通过焊接方式使至少一元器件21结合在基板11上，至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第二芯片22贴装于基板11上2；

2)至少通过点胶贴片或焊接贴片中的任意一种方式将至少一所述的基板11贴装在所述导线框架61上，至少通过点胶贴片、刷胶贴片、倒装贴片中的任意一种方式将至少一第一芯片32贴装于所述导线框架61上；

3)在上述步骤2)中贴装有第一芯片32和基板11的导线框架61打线键合处理，之后进行封装处理。

具体的，本发明实施例中的基板11包括但不限于多陶瓷基板、混合烧结基板、覆铜基板、软板等各类基板，所述的元器件21包括但不限于电阻、电容、电感等元器件，基板11贴装到导线框架的方式包括但不限于点胶贴片、焊接贴片等方式；其中，第一芯片32的贴装过程和基板11的贴装过程可以同时完成，也可以分开完成，且不分先后顺序。

具体的，步骤2)中的第一芯片32也可以贴装到基板11上(芯片键合包括倒装贴片Flip chip工艺)，但至少有一颗芯片贴装到导线框架上，所述的第一芯片32和第二芯片22包括但不限于硅芯片、砷化镓芯片、氮化镓芯片、碳化硅芯片等。

本发明实施例提供的一种应用于电子器件的混合封装方法能够匹配电路实现芯片集成、高要求的芯片散热能力、降低封装热阻、芯片性能稳定、降级成本、减薄电子设备外观体积以及提升PCB单位面积使用效率等优点。

应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。