具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图和实施例对本申请进行详细的说明。

请参阅图1和图2，图1为本申请第一实施例提供的多层晶圆的制备方法的流程图；图2为本申请一实施例提供的晶圆堆叠的结构示意图；在本实施例中，提供一种多层晶圆的制备方法，该方法能够降低后续减薄处理过程中，晶圆堆叠在台阶处因受力不均而发生破片问题的概率。

具体的，参见图1，该多层晶圆的制备方法具体包括：

步骤S11：提供依次键合的M片晶圆形成晶圆堆叠。

其中，M为大于1的自然数，M的取值最小为2，具体的，M可为4，晶圆堆叠的具体结构可参见图2，图2为本申请一实施例提供的晶圆堆叠的结构示意图；其中，晶圆堆叠具有相背的第一表面A和第二表面B；晶圆堆叠中的第m片晶圆至少包括衬底、位于衬底的一侧表面的介质层以及嵌设于介质层中的金属层；通过第m片晶圆的介质层将第m片晶圆与第m-1片晶圆键合；其中，2≤m≤M，m取值从晶圆堆叠的第一表面A朝向晶圆堆叠的第二表面B的方向依次递减。在一具体实施例中，当m≥2时，晶圆堆叠中的第m片晶圆包括第m片晶圆衬底、位于第m片晶圆衬底的相背两表面上的第m片晶圆的第二介质层和第m片晶圆的第三介质层、以及嵌设于第m片晶圆的第二介质层中的第m片晶圆的第二金属层、嵌设于第m片晶圆的第三介质层中的第m片晶圆的第三金属层。具体的，参见图2，从晶圆堆叠的第一表面A朝向第二表面B的方向上，m的取值依次为4、3、2、1；当m＝2时，晶圆堆叠中的第m＝2片晶圆2包括第m＝2片晶圆衬底21、位于第m＝2片晶圆衬底21的相背两表面上的第m＝2片晶圆2的第二介质层22和第m＝2片晶圆2的第三介质层23、以及嵌设于第m＝2片晶圆2的第二介质层22中的第m＝2片晶圆2的第二金属层24、嵌设于第m＝2片晶圆2的第三介质层23中的第m＝2片晶圆2的第三金属层25；第m＝2片晶圆2的第二介质层22与第m-1＝1片晶圆1键合；第m＝3片晶圆3的第二介质层32与第m-1＝2片晶圆2的第三介质层23键合；第m＝4片晶圆4的第二介质层42与第m-1＝3片晶圆3的第三介质层33键合；依此类推，第m片晶圆的第二介质层与第m-1片晶圆的第三介质层键合。

当m＝2时，第m-1片晶圆，也即第一片晶圆1可包括第一衬底11、位于第一衬底11的一侧表面的第一介质层12、嵌设于第一介质层12中的第一金属层13；当然，在其他实施例中，第一片晶圆1可为衬底，即，第一片晶圆1不包括第一介质层12，第2片晶圆的第二介质层22直接与衬底晶圆键合。

在具体实施例中，当m＝M时，第m片晶圆远离第m-1片晶圆的一侧表面开设有凹槽，该凹槽内容置有连接垫15，该连接垫15可与第m片晶圆的第二金属层连接，可用于后续的扎针测试；具体的，凹槽穿透第m片晶圆的第三介质层和衬底，该连接垫15的上表面的高度低于第m片晶圆的远离第m-1片晶圆的表面，以在后续进行扎针测试后尽量降低用于平坦化该晶圆堆叠表面的平坦化层的厚度，有利于产品向轻薄化方向发展。在另一实施例中，连接垫15也可以与第m片晶圆的第二金属层电连接。具体的，在该实施例中，当M＝4时，该连接垫15具体可与第4片晶圆4的第二金属层44连接。

具体的，上述第m片晶圆均为器件晶圆，即，在第m片晶圆的衬底上可以形成有半导体器件、芯片电路、通孔或导电焊盘等电子器件，器件晶圆的器件结构可以包括公知的电容、电阻、电感、MOS晶体管、放大器或逻辑电路中的一个或者多个。

步骤S12：从晶圆堆叠的第一表面朝向晶圆堆叠的第二表面对晶圆堆叠的边缘进行N次切边，以使晶圆堆叠的边缘形成N个台阶。

其中，本申请中的台阶具体是指对晶圆堆叠边缘进行切边后，在晶圆堆叠边缘形成的侧壁与水平台阶表面的组合；在具体实施过程中，可采用切边机台进行切边；且经步骤S12处理之后的产品结构可参见图3，图3为本申请一实施例提供的图1中经步骤S12处理之后的产品结构示意图；在一具体实施例中，为了提高晶圆堆叠的台阶的表面张力的同时，尽量减少工艺，可使N≤M；当然，在具体实施过程中，N的取值可根据实际晶圆堆叠的厚度进行选择，可使N≥M，以保证晶圆堆叠的台阶的表面张力；在一具体实施例中，N＝M，即，切边的次数与晶圆堆叠中晶圆的个数相同，以下实施例均以此为例。

以下定义，N次切边中第i次切边产生的宽度Wi具体是指第i次切边位置与晶圆堆叠的最外侧边缘的水平距离，N次切边中第j次切边产生的宽度Wj具体是指第j次切边位置与晶圆堆叠的最外侧边缘的水平距离；N次切边中第i次切边产生的深度Hi具体是指晶圆堆叠的第一表面A与第i次切边所形成的水平台阶表面的垂直距离，N次切边中第j次切边产生的深度Hj具体是指晶圆堆叠的第一表面A与第j次切边所形成的水平台阶表面的垂直距离；其中，i与j的取值不相同，即i≠j；N次切边中第i次切边产生的宽度Wi小于N次切边中第j次切边产生的宽度Wj，N次切边中第i次切边产生的深度Hi大于N次切边中第j次切边产生的深度Hj。N次切边中产生的最小切边宽度不小于一预设阈值W0，N次切边中产生的最大切边深度小于等于晶圆堆叠的厚度，其中，预设阈值是指去除晶圆堆叠各层晶圆边缘缺陷的切边位置与晶圆堆叠的最外侧边缘的水平距离。

在一具体实施方式中，切边过程可从远离晶圆堆叠边缘的位置向靠近晶圆堆叠边缘的方向由浅及深依次进行切边，即，切边宽度由大变小、切边产生的深度由小变大。

具体的，在该实施方式中，第i次切边产生的切边宽度小于第i-1次切边产生的切边宽度，第i次切边产生的切边深度大于第i-1次切边产生的切边深度，其中，2≤i≤N。

具体的，在该实施方式中，当i＝N时，即最后一次切边产生的切边深度介于晶圆堆叠的厚度与去除第一片晶圆1后剩余晶圆堆叠的厚度之间。

具体的，在一实施方式中，N＝M，且第i-1次切边形成的水平台阶表面位于第m片晶圆与第m-1片晶圆之间的介质层内；其中，(i-1)+(m-1)＝M；而当i＝N时，第i次切边形成的水平台阶表面位于第一片晶圆1内；比如，当N＝3时，第一次切边形成的水平台阶表面位于第三片晶圆3和第二片晶圆2之间的介质层内，可以理解的是，该介质层可为第二片晶圆2的第三介质层23；第二次切边形成的水平台阶表面位于第二片晶圆2和第一片晶圆1之间的介质层内，可以理解的是，该介质层可为第一片晶圆1的第一介质层12，第三次切边形成的水平台阶表面位于第一片晶圆1的第一衬底11上。

以下举一具体实施例进行详细说明。

具体的，参见图4至图6，其中，图4为本申请一实施例提供的对晶圆堆叠的边缘进行第一次切边后的产品结构示意图；图5为本申请一实施例提供的对晶圆堆叠的边缘进行第二次切边后的产品结构示意图；图6为本申请一实施例提供的对晶圆堆叠的边缘进行第三次切边后的产品结构示意图；具体的，当N＝M＝4时，i取值为2，第i-1取值为1，对晶圆堆叠的边缘进行第i-1＝1次切边，即第一次切边，并切至第三片晶圆3的第三介质层33上，以在第三片晶圆3的第三介质层33上形成第一个台阶404a，即第i-1＝1次切边形成的水平台阶表面位于第m＝4片晶圆4与第m-1＝3片晶圆3之间的介质层内，第一次切边之后的产品结构具体可参见图4，第一次切边产生的宽度为W01a，产生的深度为H01a；然后，i取值为3，第i-1取值为2，对晶圆堆叠的边缘进行第i-1＝2次切边，即第二次切边，并切至第二片晶圆2的第三介质层23上，以在第二片晶圆2的第三介质层23上形成第二个台阶304a，即第i-1＝2次切边形成的水平台阶表面位于第m＝3片晶圆3与第m-1＝2片晶圆2之间的介质层内，第二次切边之后的产品结构具体可参见图5，第二次切边产生的宽度为W02a，产生的深度为H02a，其中W02a＜W01a，H02a＞H01a；然后，i取值为4，第i-1取值为3，对晶圆堆叠的边缘进行第i-1＝3次切边，即第三次切边，并切至第一片晶圆1的第一介质层12上，以在第一片晶圆1的第一介质层12上形成第三个台阶204a，即第i-1＝3次切边形成的水平台阶表面位于第m＝2片晶圆2与第m-1＝1片晶圆1之间的介质层内，第三次切边之后的产品结构具体可参见图6，第三次切边产生的宽度为W03a，产生的深度为H03a，其中，W03a＜W02a＜W01a，H03a＞H02a＞H01a；之后，i取值为N＝4，对晶圆堆叠的边缘进行第i＝N＝4次切边，即第四次切边，并切至第一片晶圆1的第一衬底11上，以在第一片晶圆1的第一衬底11上形成第四个台阶104a，即第i＝N＝4次切边形成的水平台阶表面位于第一片晶圆内，第四次切边之后的产品结构具体可参见图3，第四次切边产生的宽度为W04a，产生的深度为H04a，其中，W04a＜W03a＜W02a＜W01a，H04a＞H03a＞H02a＞H01a。可以理解的是，第一次切边至第四次切边产生的切边宽度逐渐减小，产生的切边深度逐渐增大。N次切边中产生的最小切边宽度W04a不小于一预设阈值W0，N次切边中产生的最大切边深度H04a小于等于晶圆堆叠的厚度；本实施例中，W04a＝W0。

在另一具体实施方式中，切边过程可从晶圆堆叠边缘的位置向远离晶圆堆叠边缘的位置的方向由深及浅依次进行切边，即，切边宽度由小变大、切边深度由大变小。

具体的，在该实施方式中，第i次切边产生的切边宽度大于第i-1次切边产生的切边宽度，第i次切边产生的切边深度小于第i-1次切边产生的切边深度，其中，2≤i≤N。

具体的，在该实施方式中，当i＝2时，第i-1＝1次切边产生的切边深度介于晶圆堆叠的厚度与去除第一片晶圆1后剩余晶圆堆叠的厚度之间。即，第一次切边产生的切边深度介于晶圆堆叠的厚度与去除第一片晶圆1后剩余晶圆堆叠的厚度之间。

具体的，在一实施方式中，第i次切边形成的水平台阶表面位于第m片晶圆与第m-1片晶圆之间的介质层内，其中，i＝m；而当i＝2时，第i-1次切边形成的水平台阶表面位于第一片晶圆1的第一衬底11上，即，第一次切边形成的水平台阶表面位于第一片晶圆1的第一衬底11上。比如，当N＝3时，第一次切边形成的水平台阶表面位于第一片晶圆1的第一衬底11上，第二次切边形成的水平台阶表面位于第二片晶圆2和第一片晶圆1之间的介质层内，具体的，位于第一片晶圆1的第一介质层12上；第三次切边形成的水平台阶表面位于第三片晶圆3和第二片晶圆2之间的介质层内，具体的，位于第二片晶圆2的第三介质层23上。

以下举一具体实施例进行详细说明。

参见图7至图9，其中，图7为本申请另一实施例提供的晶圆堆叠的边缘进行第一次切边后的产品结构示意图；图8为本申请另一实施例提供的对晶圆堆叠的边缘进行第二次切边后的产品结构示意图；图9为本申请另一实施例提供的对晶圆堆叠的边缘进行第三次切边后的产品结构示意图；具体的，当N＝M＝4时，i取值为2，第i-1取值为1，对晶圆堆叠的边缘进行第i-1＝1次切边，即第一次切边，并切至第一片晶圆1上，具体的，可切至第一片晶圆1的第一衬底11上，以在第一片晶圆1的第一衬底11上形成第一个台阶104b，即第i-1＝1次切边形成的水平台阶表面位于第m＝1片晶圆内，第一次切边之后的产品结构具体可参见图7；第一次切边产生的宽度为W01b，产生的深度为H01b；然后，i取值为2，基于图7所示产品从晶圆堆叠的第一表面A朝向第二表面B的方向进行第i＝2次切边，即第二次切边，并切至第一片晶圆1的第一介质层12上，以在第一片晶圆1的第一介质层12上形成第二个台阶204b，即第i＝2次切边形成的水平台阶表面位于第m＝2片晶圆2与第m-1＝1片晶圆1之间的介质层内，第二次切边之后的产品结构具体可参见图8，第二次切边产生的宽度为W02b，产生的深度为H02b，其中，W02b＞W01b，H02b＜H01b；之后，i取值为3，基于图8所示产品继续从晶圆堆叠的第一表面A朝向第二表面B的方向进行第i＝3次切边，即第三次切边，并切至第二片晶圆2的第三介质层23上，以在第二片晶圆2的第三介质层23上形成第三个台阶304b，即第i＝3次切边形成的水平台阶表面位于第m＝3片晶圆3与第m-1＝2片晶圆2之间的介质层内，第三次切边之后的产品结构具体可参见图9；第三次切边产生的宽度为W03b，产生的深度为H03b，其中，W03b＞W02b＞W01b，H03b＜H02b＜H01b。第三次切边之后，i取值为4，基于图9所示产品继续从晶圆堆叠的第一表面A朝向第二表面B的方向进行第i＝4次切边，即第四次切边，并切至第三片晶圆3的第三介质层33上，以在第三片晶圆3的第三介质层33上形成第四个台阶404b，即第i＝4次切边形成的水平台阶表面位于第m＝4片晶圆与第m-1＝3片晶圆之间的介质层内，第四次切边之后的产品结构具体可参见图3；第四次切边产生的宽度为W04b，产生的深度为H04b，其中，W04b＞W03b＞W02b＞W01b，H04b＜H03b＜H02b＜H01b；可以理解的是，第一次切边至第四次切边产生的切边宽度逐渐增大，产生的切边深度逐渐减小。N次切边中产生的最小切边宽度W01b不小于一预设阈值W0，N次切边中产生的最大切边深度H01b小于等于晶圆堆叠的厚度；本实施例中，W01b＝W0。

当然，在其他实施方式中，也可进行无序切割；具体可参见图10和图11；其中，图10为本申请又一实施例提供的对晶圆堆叠的边缘进行第二次切边后的产品结构示意图；图11为本申请又一实施例提供的对晶圆堆叠的边缘进行第三次切边后的产品结构示意图；当N＝M＝4时，对晶圆堆叠的边缘进行第一次切边，并切至第一片晶圆1上，具体的，可切至第一片晶圆1的第一衬底11上，以在第一片晶圆1的第一衬底11上形成第一个台阶，切边之后的产品结构可参见图7；然后基于图7所示产品从晶圆堆叠的第一表面A朝向第二表面B的方向进行第二次切边，并切至第三片晶圆3的第三介质层33上，以在第三片晶圆3的第三介质层33上形成第二个台阶404c，第二次切边之后的产品结构具体可参见图10；之后基于图10所示产品继续从晶圆堆叠的第一表面A朝向第二表面B的方向进行第三次切边，并切至第一片晶圆1的第一介质层12上，以在第一片晶圆1的第一介质层12上形成第三个台阶204c，第三次切边之后的产品结构具体可参见图11；第三次切边之后，基于图11所示产品继续从晶圆堆叠的第一表面A朝向第二表面B的方向进行第四次切边，并切至第二片晶圆2的第三介质层23上，以在第二片晶圆2的第三介质层23上形成第四个台阶，第四次切边之后的产品结构具体可参见图3。

步骤S13：在晶圆堆叠的边缘形成填充层，填充层至少填充晶圆堆叠的N个台阶。

具体的，经步骤S13处理之后的产品结构具体可参见图12，图12为本申请一实施例提供的图1中经步骤S13处理之后的产品结构示意图；具体的，在晶圆堆叠的边缘涂覆胶层，该胶层至少填充晶圆堆叠的N个台阶，以形成覆盖N个台阶的填充层16；其中，由于晶圆堆叠的边缘处形成有多个台阶，大大增加了晶圆堆叠的台阶的表面张力，有效提高了胶层在晶圆堆叠的台阶上的覆盖能力，使得胶层能够较好地覆盖晶圆堆叠的若干台阶，保证填充层16的顶面不低于晶圆堆叠的第一表面A，避免出现部分台阶上没有填充胶层的问题发生。同时使晶圆堆叠的第一表面A上的凹凸点被胶层覆盖并保护，以使胶层远离晶圆堆叠的一侧表面与晶圆堆叠的第二表面B平行，从而进一步避免在减薄过程中发生破碎的问题。

具体的，在晶圆堆叠的边缘涂覆胶层的具体实施方式可参加现有技术中在台阶上涂覆胶层的具体实施方式，且可实现相同或相似的技术效果，在此不再赘述。

步骤S14：对晶圆堆叠的第二表面进行减薄。

具体的，经步骤S14处理之后的产品结构具体可参见图13，图13为本申请一实施例提供的图1中经步骤S14处理之后的产品结构示意图；具体的，对晶圆堆叠的第二表面B进行减薄处理，即对第一片晶圆1的衬底11进行减薄，具体的，减薄厚度不大于最靠近晶圆堆叠的第二表面B处的台阶与晶圆堆叠的第二表面B之间的厚度。

在具体实施过程中，减薄过程可先采用粗研磨再进行精细研磨工艺；具体的，粗研磨可采用粗研磨机进行快速研磨，精细研磨可采用化学机械研磨工艺。

在具体实施过程中，经步骤S14处理之后去除填充层16，然后再进行封装、切割等步骤，以形成多层晶圆；具体的，步骤S14之后的具体工艺流程与现有技术的相关工艺流程相同或相似，且可实现相同或相似的技术效果，具体可参见现有技术，在此不再赘述。

在另一实施方式中，参见图14，图14为本申请一实施例提供的在填充层远离晶圆堆叠的一侧表面设置保护膜的结构示意图；为了在减薄处理过程中，对晶圆堆叠的第一表面A上的电路进行保护，在减薄之前，进一步可在填充层16远离晶圆堆叠的一侧表面设置保护膜17，然后再进行减薄处理；这样能够在减薄处理过程中，对第m个晶圆远离第m-1个晶圆的一侧表面上的电路进行保护，其中，m＝M；其中，保护膜17具体可覆盖整个填充层16远离第m个晶圆的一侧表面；且在一具体实施例中，保护膜17可为胶带；之后依次去除保护膜17和填充层16，并进行之后的工艺操作；其中，去除填充层16和保护膜17的具体实施过程可参见现有技术中去除晶圆堆叠的台阶上的填充层16的具体实施过程，且可实现相同或相似的技术效果，具体可参见现有技术，在此不再赘述。

本实施例提供的多层晶圆的制备方法，通过提供依次键合的M片晶圆形成晶圆堆叠，然后从晶圆堆叠的第一表面A朝向晶圆堆叠的第二表面B对晶圆堆叠的边缘进行N次切边，以使晶圆堆叠的边缘形成N个台阶；之后，在晶圆堆叠的边缘形成填充层16，填充层16至少填充晶圆堆叠的N个台阶；最后，对晶圆堆叠的第二表面B进行减薄；其中，由于从晶圆堆叠的第一表面A朝向晶圆堆叠的第二表面B的方向，N次切边产生的切边宽度依次递减、N次切边产生的切边深度依次递增，从而使得形成的N个台阶呈阶梯状分布，大大增加了晶圆堆叠的边缘的表面张力，有效提高了填充层在晶圆堆叠的台阶上的覆盖能力，使得填充层能够较好地覆盖N个台阶，进而大大降低了在减薄处理过程中，晶圆堆叠在台阶处因受力不均而发生破片问题的概率；另外，通过使N次切边产生的最小切边宽度不小于一预设阈值，能够保证晶圆堆叠的边缘存在缺陷的位置被有效切除。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。