阅读说明：本技术 一种堆叠式芯片封装结构及其制作方法 (Stacked chip packaging structure and manufacturing method thereof ) 是由 贺晓辉 石磊 蒋雨芯 朱永丽 赵世纪 于 2020-12-01 设计创作，主要内容包括：本发明公开了一种堆叠式芯片封装结构及其制作方法,涉及半导体技术领域,包括基板,形成于基板的第二表面上的多个焊球,用于电连接到外部电路；并排设置在基板上的多个绝缘座,绝缘座的上端面设有一缺口朝上的直角缺口,直角缺口向一侧倾斜设置,且多个绝缘座上的直角缺口开口方向一致；一一固定在绝缘座上的直角缺口内的多片芯片；分别用于多片芯片与基板之间的电性连接多个金属凸块；以及形成于基板上的封装胶体。本发明能够在无需制作硅通孔的情况下将多个芯片堆叠在一起,不会对各芯片的集成电路及测试构成不良影响,且本发明的堆叠式芯片封装结构制作工艺简单、制造成本低、散热效果好,能够提高堆叠式芯片封装结构的生产效率和成品率。(The invention discloses a stacked chip packaging structure and a manufacturing method thereof, relating to the technical field of semiconductors, comprising a substrate, a plurality of solder balls formed on the second surface of the substrate and used for being electrically connected to an external circuit; the insulating bases are arranged on the substrate side by side, the upper end faces of the insulating bases are provided with right-angle notches with upward notches, the right-angle notches are arranged in an inclined mode towards one side, and the opening directions of the right-angle notches on the insulating bases are consistent; the chips are fixed in the right-angle notches on the insulating seat one by one; the metal bumps are respectively used for electrically connecting the chips and the substrate; and an encapsulant formed on the substrate. The invention can stack a plurality of chips without manufacturing through silicon vias, and has no adverse effect on the integrated circuit and the test of each chip.)

一种堆叠式芯片封装结构及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种堆叠式芯片封装结构及其制作方法。

背景技术

堆叠式芯片封装结构是利用三维封装技术将多个芯片垂直堆叠的半导体封装结构，可应用于存储器模组、记忆卡或随身碟等储存装置中。存储器模组是一种规格化的产品，例如是动态随机存取存储器(DRAM)模组，常用于桌上型电脑、笔记型电脑或工业用的电脑中，其存储容量和存取速度不断地加大、加快，以符合电脑运算的要求。现有的存储器模组是在单一电路板上设置多个存储器芯片，而这些存储器芯片以单面直排或双面直排的方式配置，并利用表面粘着技术(Surface Mount Technology，SMT)将其接脚焊接于基板上。此外，利用电路板上设置的插入式表面接合接口(例如金手指)，存储器模组可插置于电脑的主机板的PCI插槽中，用以传输所需的资料。

然而，存储器模组的需求容量越大，存储器芯片的数量越高且基板所需的面积越大。因此，依照现有方式配置的存储器模组无法快速且大量的扩充其存储容量，势必朝三维封装结构发展。常见应用在存储器模组的封装技术，例如是打线接合(Wire bonding)封装、覆晶结合(Flip-chip bonding)封装、层叠式封装(Package On Package)、金凸块接合(Gold to Gold interconnection，GGI)封装以及硅穿孔(ThroughSilicon Via，TSV)封装等。这些封装技术都是为了满足高密度存储器容量的需求，而发展出来的三维封装结构。以硅穿孔封装技术为例，首先在硅基材上制作高深宽比的微通孔(Via)，接着填入一导电材料于微通孔中，并形成锡球(solder bump)于硅基材上，以使锡球与微通孔中的导电材料电性连接。但为了将多个芯片堆叠在一起，需要在每个芯片中制作硅通孔结构，这样不仅工艺复杂、制造成本高、生产效率低，而且制作硅通孔对芯片内的集成电路的电性效能及可靠度有不良的影响，多个芯片堆叠在一起后散热效果差。另外，在每个芯片中制作硅通孔结构在芯片测试方面存在难度，成品率低。

发明内容

有鉴于此，本发明的目的是提供一种堆叠式芯片封装结构及其制作方法，使多个芯片堆叠在一起无需制作硅通孔，制作工艺简单、制造成本低、生产效率高、散热效果好、成品率高，不会对各芯片的集成电路及测试构成不良影响。

本发明通过以下技术手段解决上述技术问题：

一种堆叠式芯片封装结构，包括：

基板，具有第一表面和第二表面；

多个焊球，多个焊球形成于基板的第二表面上，用于电连接到外部电路；

多个绝缘座，绝缘座的上端面设有一缺口朝上的直角缺口，直角缺口向一侧倾斜设置，绝缘座的下端面固定在基板的第一表面上，多个绝缘座并排设置，且多个绝缘座上的直角缺口开口方向一致；

多片芯片，多片芯片一一固定在绝缘座上的直角缺口内、且多片芯片相互平行设置；

多个金属凸块，多个金属凸块分别位于多个绝缘座之间的空隙间，分别用于多片芯片与基板之间的电性连接；

形成于基板上的封装胶体，以包覆多片芯片、多个绝缘座、多个金属凸块，以及填充多个绝缘座之间的空隙。

进一步，任意相邻两片芯片之间均有重叠部分，任意相邻两片芯片重叠部分的重叠面之间均设有绝缘层。通过将任意相邻两片芯片部分重叠，既能减小多片芯片堆叠后的体积，又能使各芯片之间起相互支撑平衡的作用，能够降低制作过程中各芯片的局部受力，更好地保护芯片。

进一步，绝缘座上端面的直角缺口内设有粘接层，芯片粘接位于直角缺口内。粘接层能够快速定位芯片的位置，且可以对粘接后的芯片进行调整后再粘接，还便于任意相邻两片芯片重叠部分的重叠面之间绝缘层的设置。

进一步，绝缘座上端面的直角缺口的倾斜角度为30～45°。直角缺口的倾斜角度过小或小都会增大芯片封装结构的体积，以及各芯片上包覆芯片的封装胶体层，不利于芯片的散热。

进一步，绝缘座为长方体结构。长方体结构更方便于多个绝缘座的平行设置，且长方体结构在基板上固定后稳定性好。

需要说明的是，封装胶体形状可以根据前后两端所在芯片的倾斜程度设计出平行四边形，且封装胶体的上端面可以根据任意相邻两片芯片重叠部分形成的凹陷设计成锯齿状结构，更加有利于芯片的散热，并进一步减小芯片封装体积。

此外，本发明还提供了一种堆叠式芯片封装结构的制作方法，包括以下步骤：

S1、分别将多个绝缘座并排固定在基板的第一表面上，并保持直角缺口开口方向一致；

S2、分别将多片芯片逐一粘接在绝缘座上的直角缺口内，并在粘接下一片芯片前，先于前一芯片与下一片芯片重叠部分的位置上粘贴绝缘层；

S3、采用芯片倒装接合技术分别将多片芯片通过金属凸块与基板电性连接；

S4、于基板上形成的封装胶体，将多片芯片、多个绝缘座及多个金属凸块包覆，并填充多个绝缘座之间的空隙；

S5、于基板的第二表面上形成多个焊球。

进一步，将多片芯片逐一粘接在绝缘座上的直角缺口内的过程，由绝缘座上直角缺口开口朝向的一端分别将多片芯片逐一粘接在绝缘座上的直角缺口内。

本发明的有益效果：本发明能够在无需制作硅通孔的情况下将多个芯片堆叠在一起，不会对各芯片的集成电路及测试构成不良影响，通过将多个多个芯片倾斜堆叠，既能降低芯片的厚度，进而减少堆叠式芯片封装结构整体的厚度，以达到高密度3D堆叠封装的目的，又能使各芯片之间起相互支撑平衡的作用，能够降低制作过程中各芯片的局部受力，更好地保护芯片；此外，本发明的堆叠式芯片封装结构的制作工艺简单、制造成本低、散热效果好，能够有效提高堆叠式芯片封装结构的生产效率和成品率。

附图说明

图1是本发明的结构示意图；

图2是本发明绝缘座的结构示意图；

其中，基板1、第一表面101、第二表面102、焊球2、绝缘座3、直角缺口4、芯片5、金属凸块6、封装胶体7、绝缘层8、粘接层9。

具体实施方式

以下将结合实施例对本发明进行详细说明：

实施例一

如图1和图2所示，一种堆叠式芯片封装结构，包括：

基板1，具有第一表面101和第二表面102；

多个焊球2，多个焊球2形成于基板1的第二表面上102，用于电连接到外部电路；

多个绝缘座3，绝缘座3的上端面设有一缺口朝上的直角缺口4，直角缺口4向一侧倾斜设置，绝缘座3的下端面固定在基板1的第一表面上101，多个绝缘座3并排设置，且多个绝缘座3上的直角缺口4开口方向一致；

多片芯片5，多片芯片5一一固定在绝缘座3上的直角缺口4内、且多片芯片5相互平行设置；

多个金属凸块6，多个金属凸块6分别位于多个绝缘座3之间的空隙间，分别用于多片芯片5与基板1之间的电性连接；

形成于基板1上的封装胶体7，以包覆多片芯片5、多个绝缘座3、多个金属凸块6，以及填充多个绝缘座3之间的空隙。

任意相邻两片芯片5之间均有重叠部分，任意相邻两片芯片5重叠部分的重叠面之间均设有绝缘层8。通过将任意相邻两片芯片5部分重叠，既能减小多片芯片5堆叠后的体积，又能使各芯片5之间起相互支撑平衡的作用，能够降低制作过程中各芯片5的局部受力，更好地保护芯片5。

绝缘座3上端面的直角缺口4内设有粘接层9，芯片5粘接位于直角缺口4内。粘接层9能够快速定位芯片5的位置，且可以对粘接后的芯片5进行调整后再粘接，还便于任意相邻两片芯片5重叠部分的重叠面之间绝缘层8的设置。

绝缘座3上端面的直角缺口4的倾斜角度为30～45°。直角缺口4的倾斜角度过小或小都会增大芯片封装结构的体积，以及各芯片上包覆芯片5的封装胶体层，不利于芯片5的散热。

绝缘座3为长方体结构。长方体结构更方便于多个绝缘座3的平行设置，且长方体结构在基板上固定后稳定性好。

本实施例能够在无需制作硅通孔的情况下将多个芯片堆叠在一起，不会对各芯片的集成电路及测试构成不良影响，通过将多个多个芯片倾斜堆叠，既能降低芯片的厚度，进而减少堆叠式芯片封装结构整体的厚度，以达到高密度3D堆叠封装的目的，又能使各芯片之间起相互支撑平衡的作用，能够降低制作过程中各芯片的局部受力，更好地保护芯片

实施例二

一种堆叠式芯片封装结构的制作方法，包括以下步骤：

S1、分别将多个绝缘座3并排固定在基板1的第一表面上，并保持直角缺口4开口方向一致；

S2、由绝缘座3上直角缺口4开口朝向的一端分别将多片芯片5逐一粘接在绝缘座3上的直角缺口4内，并在粘接下一片芯片5前，先于前一芯片5与下一片芯片5重叠部分的位置上粘贴绝缘层8；

S3、采用芯片倒装接合技术分别将多片芯片5通过金属凸块6与基板1电性连接；

S4、于基板1上形成的封装胶体7，将多片芯片5、多个绝缘座3及多个金属凸块6包覆，并填充多个绝缘座3之间的空隙；

S5、于基板1的第二表面上形成多个焊球2。

本实施例的堆叠式芯片封装结构的制作工艺简单、制造成本低、散热效果好，能够有效提高堆叠式芯片封装结构的生产效率和成品率。

以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。