具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。例如，附图中的流程图和框图显示了根据本发明的多个实施例的原理结构、系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、功能块、程序段或代码的一部分，所述模块、功能块、程序段或代码的一部分包含一个或多个用于实现规定的模拟功能和逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

目前比较器的结构主要有运放结构比较器和可再生比较器结构，运放结构比较器需要静态电流，从而确保静态工作点，其灵敏度高，但运放结构比较器受运放带宽限制，比较速度不够高；可再生比较器结构在工作时需要静态工作点的同时，使用正反馈实现两个信号的比较，其传输时间短因此速度较快，但灵敏度和分辨率不高，并且失调和回程噪声较大。

在传统模拟信号比较器的精度和速度受到增益带宽积的限制，因此，本申请中提出的比较器采用全数字结构，通过对模拟信号直接进行数字处理，通过避开增益带宽积的限制，保证比较器的精度与比较速度。

请参看图1，图1为本申请实施例提供的一种比较器的电路结构示意图，该比较器10可以包括：负载模块11、第一开关、第二开关和差分对12，包括第一输入端、第二输入端、第一负载端和第二负载端，所述第一输入端和所述第二输入端用于接收比较信号，所述第一输入端通过所述第一开关与所述第二负载端连接，所述第二输入端通过所述第二开关与所述第一负载端连接，所述第一负载端和所述第二负载端分别与所述负载模块11连接；所述差分对12用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。

其中，第一开关可以是开关S1，第二开关可以是开关S2，负载模块11可以是恒流源I₀。

示例性的，两个待比较的模拟信号V_in和V_ref输入至差分对12中，在第一开关S1和第二开关S2闭合时，两个模拟信号分别经由差分对12的一个负载端输入至另一个输入端，比较器10根据两个输入端的电压大小判断，并根据输出高电平或低电平的方式体现比较结果。

本申请实施例提供的比较器10虽然在采样阶段后还要经历放大、反相再生等阶段，要延迟一段时间(latency)才能输出比较结果，但经过采样阶段就已经决定了比较结果，即具有在“采样”后就不再受输入比较电压差影响的特性，该特性可以使多个比较器10接入到同一组差分比较电压信号上进行“分时采样”(time-interleave sampling)比较，在其后经过放大、反相再生等阶段的latency时间内得到多个比较结果。因此采用此结构的比较器10可以应用在速度更快的电路设计中。

由此可见，采用本申请实施例提供的比较器结构，由第一开关S1和第二开关S2闭合控制分别将差分对12的一个输出连接至差分对12的另一个输入端，通过同步控制两个开关使比较器10对接收到的两个模拟信号进行比较，并对信号输出进行正反馈，由此能够在一个时钟周期内完成两个模拟信号的比较，同时保证了比较器10的精度与比较速度。

可选地，所述差分对12可以包括第一MOS(Metal-Oxide-Semiconductor Field-Effect Transistor)管和第二MOS管，所述第一MOS管和所述第二MOS管的栅极分别为第一输入端和第二输入端，所述第一MOS管和所述第二MOS管的漏极分别为第一负载端和第二负载端；所述第一MOS管的栅极通过所述第一开关连接所述第二MOS管的漏极，所述第二MOS管的栅极通过所述第二开关连接所述第一MOS管的漏极，所述第一MOS管的源极和所述第二MOS管的源极连接。

其中，第一MOS管可以是M₁，第二MOS管可以是M₂，M₁和M₂可以是PMOS(P-Metal-Oxide-Semiconductor)管，具体的，请参看图2，图2为本申请实施例提供的差分对使用PMOS管的电路结构图。M₁和M₂也可以是NMOS(N-Metal-Oxide-Semiconductor)管，具体的请参看图1，可以根据实际情况具体设置。

M₁和M₂为两个完全相同的MOS管，第一开关S1将M₂的输出连接至M₁的输入端，第二开关S2将M₁的输出连接至M₂的输入端，在两个模拟信号V_in和V_ref输入至差分对12时，控制第三开关S3闭合，将模拟信号V_in传输至M₁的输入端，将模拟信号V_ref传输至M₂的输入端，比较两个模拟信号V_in和V_ref的电平大小。

由此可见，本申请实施例采用差分对的结构比较模拟信号，分别将第一MOS管和第二MOS管的漏极作为负载端，将第一MOS管和第二MOS管的栅极作为输入端，分别将MOS管输出信号连接至另一个MOS管的输入端，以对输出信号进行正反馈，从而能够提高比较结果的稳定性。

可选地，所述比较器10还可以包括多个第三开关，所述第三开关分别与所述第一输入端和所述第二输入端连接，所述第三开关用于控制所述比较信号输入至所述差分对12。

示例性的，比较器10中可以包括两个第三开关，分别为两个开关S3。

由此可见，通过第三开关S3控制比较器10是否接收比较信号，可以控制比较器10的工作状态。

可选地，所述第一开关和第二开关由第一时钟信号控制，所述第三开关由第二时钟信号控制，所述第一时钟信号和所述第二时钟信号为互补时钟、反向时钟、不交叠时钟或者部分交叠时钟。

其中，第一时钟信号可以是ф₁，第二时钟信号可以是ф₂，ф₁的周期可以是T1，ф₂的周期可以是T2，根据ф₁和ф₂的时钟信号控制比较器10按照固定的时序逻辑对模拟信号V_in和V_ref进行比较。

由此可见，通过两个时钟信号控制第一开关、第二开关和第三开关，能够按输入信号改变比较器10输出状态，使差分对12的两个MOS管M₁和M₂同步运作，实现对模拟信号的比较。

示例性的，两个模拟信号V_in和V_ref分别连接到差分对12的第一输入端和第二输入端，MOS管M₁的漏极连接到MOS管M₂的栅极，MOS管M₂的漏极连接到M₁的栅极，三个开关分别由时钟信号ф₁和ф₂控制，其中，时钟信号ф₁控制开关S₃，时钟信号ф₂控制开关S₁和S₂，时钟信号ф₁和ф₂为互补时钟，也可以为反向时钟、不交叠时钟或者部分交叠时钟。

其中，以恒流源作为差分对12的负载，当时钟信号ф₁为逻辑1时，开关S₃导通，开关S₁、S₂截止，模拟信号V_in通过开关S₃输入到M₁的输入端A点，此时V_A＝V_in，模拟信号V_ref通过开关S₃输入到M₂的输入端B点，此时V_B＝V_ref，之后A点的电压被MOS管M₁放大为-KV_A(ф₁)，B点的电压被MOS管M₂放大为-KV_B(ф₁)。

当时钟信号ф₂为逻辑1时，开关S₃截止，开关S₁、S₂导通，M₂的输出通过S₁连接到M₁的输入端A，此时A点的电压由V_A(ф₁)和被M₂放大后的-KV_B(ф₁)的电压决定，由于两者是线与的关系，因此V_A会趋向于某个值，设该值为[(αV_A(ф₁))+β(-KV_B(ф₁))]；其中α和β分别为线与后V_A(ф₁)的放大倍数与(-KV_B(ф₁))的放大倍数，M₁的输出通过S₂连接到M₂的输入端B点时，此时B点的电压由V_B(ф₁)和被M₂放大后的-KV_A(ф₁)的电压决定，同样基于两者是线与的关系，因此V_B也会趋向于某个值，设该值为[(αV_B(ф₁))+β(-KV_A(ф₁))]。

设V_in＞V_ref，则可得出[(αV_A(ф₁))+β(-KV_B(ф₁))]＞[(αV_B(ф₁))+β(-KV_A(ф₁))]，由此比较出两个模拟信号的电平大小。

同时，A点的电压经过M₁和M₂的放大后又反馈到输入点A，为正反馈，B点的电压经过M₂和M₁的放大后又反馈到输入点B，同为正反馈，重复执行上述步骤会使M₂的漏极稳定在高电平，而M₁的漏极稳定在低电平，从而能够得到稳定的比较结果。

在目前的比较器电路结构中，一直存在有源漏电流，因此比较器在静态时也会存在功耗，且与比较器处于工作状态时的功耗相差不大，有鉴于此，本申请实施例还提供一种加装工作状态开关的比较器的电路结构示意图，请参看图3，图3为本申请实施例提供的一种加装工作状态开关的比较器的电路结构图。

所述比较器10还可以包括第四开关和尾电流源，第四开关可以是S₄，该尾电流源2I₀可以为恒流源。所述尾电流源2I₀的一端通过与所述第一MOS管和第二MOS管的源极与所述差分对12连接，所述尾电流源2I₀的另一端与所述第四开关S₄连接，所述第四开关S₄用于控制所述比较器10的工作状态。

其中，可以通过第四开关切换比较器10的工作状态，以控制比较器10启动或截止。

由此可见，在比较器10上设置第四开关，可以将比较器10的输入端连接在地电压上或者断开，使比较器10进行采样比较的时候才会产生功耗，在没有进行采样比较时则处于完全截止状态，从而能够降低功耗，节省资源。

可选地，所述第四开关由第三时钟信号控制。

由此可见，可以通过第三时钟信号控制比较器10的工作状态，能够使比较器10按照预设的周期进行工作，提高了比较器10的可控性。

基于同一发明构思，本申请实施例还提供一种在差分对MOS管的漏极加装两个共栅偏置的MOS管的比较器，请参看图4，图4为本申请实施例提供的一种在差分对MOS管的漏极加装两个共栅偏置的MOS管的比较器的电路结构图。

差分对12通过两个共栅偏置的MOS管M₃和M₄与所述负载模块11连接，所述MOS管M₃和M₄用于提高所述差分对12的放大倍数。

其中，MOS管M₃和M₄可以是一对或者多对MOS管串联，分别连接差分对12与两个负载端，通过在所述MOS管M₃和M₄的栅极输入固定偏置电压，提高所述差分对12的放大倍数，能够提高比较器10的稳定性。在一些实施例中，MOS管M₃和M₄也可以为差分对12的放大器，将输入差分对12的信号进行放大。

可选的，请结合参看图5和图6，负载模块11可以包括多个MOS管和稳压源，所述稳压源与所述多个MOS管连接，所述多个MOS管两两为一对且栅极相连，依次从所述稳压源连接至所述差分对12的所述第一负载端和所述第二负载端。图5为本申请实施例提供的一种以两个MOS管和稳压源为负载的比较器结构图，图6为本申请实施例提供的一种以更多个MOS管和稳压源为负载的比较器等效结构图。

在另一些实施例中，还可以以电阻作为负载模块11，请参看图7，图7为本申请实施例提供的一种以电阻作为负载的比较器电路结构图。

由此可见，可以通过多种方式为比较器10提供的负载，能够根据运行的电路结构选择比较器10负载模块11的结构，提高比较器10的适用性。

在一些实施例中，所述差分对和所述负载模块中的多个MOS管可以为双极型晶体管、碳化硅(SiC)晶体管、氮化镓(GaN)晶体管、立方晶系磷化铟(InP)晶体管、砷化镓(GaAs)晶体管、场效应晶体管(Field Effect Transistor，FET)、结型场效应晶体管(JunctionField-Effect Transistor，JFET)、异质结双极晶体管(Heterojunction BipolarTransistor，HBT)或绝缘闸双极晶体管(Insulated Gate Bipolar Transistor，IGBT)。

示例性的，请参看图8，图8为本申请实施例提供的一种双极型晶体管结构的比较器的示意图。基于上述比较器电路结构，本申请实施例还提供一种比较器的通用结构，请参看图9，图9为本申请实施例提供的一种比较器的通用结构图。

其中，该比较器10可以包括：第一开关、第二开关和差分对12，所述差分对包括第一反向放大器OPA1和第二反向放大器OPA2，所述第一反向放大器OPA1的第一输入端和所述第二反向放大器OPA2的第二输入端分别用于接收比较信号，所述第一输入端通过所述第一开关与所述第二反向放大器OPA2的第二输出端连接，所述第二输入端通过所述第二开关与所述第一反向放大器OPA1的第一输出端连接。

所述第一反向放大器OPA1和所述第二反向放大器OPA2用于在接收到待比较信号且所述第一开关和所述第二开关断开时，输出经放大的电压信号，在所述第一开关和所述第二开关均闭合时，输出比较结果。

其中，第一开关可以是开关S1，第二开关可以是开关S2，第一反相放大器OPA1和第二反相放大器OPA2具有完全相同的增益(即-Av)、速度和驱动能力。

应当理解的是，本申请提供的比较器电路结构实施例仅仅是示意性的，可以根据比较器工作的电路具体设置比较器的电路结构，本申请所保护的范围不应当局限于本申请实施例中出现的具体电路结构。

基于同一发明构思，本申请实施例提供的比较器10还可用作微小信号的敏感放大器，应用于模数混合信号处理、存储器、微功耗传感器以及超大规模集成电路(Very LargeScale Integration，VLSI)中。

第二方面，本申请实施例还提供了一种电子设备，所述电子设备上设置有上述实现方式中的比较器10。

在本申请所提供的实施例中，应该理解到，所揭露的电路结构，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

可以替换的，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、原理、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、原理、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、原理、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原理、思想、精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。