阅读说明：本技术 一种常闭型高电子迁移率晶体管及其制造方法 (Normally-off high electron mobility transistor and manufacturing method thereof ) 是由 刘军林 吕全江 于 2020-11-23 设计创作，主要内容包括：本发明属于半导体技术领域,特别是涉及一种常闭型AlGaN/GaN高电子迁移率晶体管及其制造方法。与现有常规平面结构AlGaN/GaN高电子迁移率晶体管相比,本发明提供的结构将源极和漏极设在器件的上下两侧,有利于解决平面结构所面临的在大栅极偏压或者高频条件下会出现电流崩塌效应,工作在高温、大功率环境时会产生“自热效应”等问题。本发明采用选区硅衬底外延生长,使硅衬底上的AlGaN/GaN外延层分隔成相互独立小图形,大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积,解决了外延薄膜的开裂、弯曲等问题,同时可以提升器件的制造良率和可靠性。(The invention belongs to the technical field of semiconductors, and particularly relates to a normally-closed AlGaN/GaN high-electron-mobility transistor and a manufacturing method thereof. Compared with the conventional AlGaN/GaN high-electron-mobility transistor with the planar structure, the source electrode and the drain electrode are arranged on the upper side and the lower side of the device, so that the problems that the planar structure has a current collapse effect under the condition of large grid bias voltage or high frequency, and generates a self-heating effect when working in a high-temperature and high-power environment and the like can be solved. According to the invention, the selective silicon substrate is adopted for epitaxial growth, so that the AlGaN/GaN epitaxial layer on the silicon substrate is divided into mutually independent small patterns, the stress accumulation between the silicon substrate and the AlGaN/GaN epitaxial layer is greatly reduced, the problems of cracking, bending and the like of an epitaxial film are solved, and the manufacturing yield and reliability of the device can be improved.)

一种常闭型高电子迁移率晶体管及其制造方法

技术领域

本发明属于半导体技术领域，特别是涉及一种常闭型AlGaN/GaN高电子迁移率晶体管及其制造方法。

背景技术

相比于第一、二代半导体材料，第三代半导体材料GaN具有禁带宽度大、击穿场强高、电子迁移率大、抗辐射能力强等优点，GaN基高电子迁移率晶体管在无线通信基站、雷达、汽车电子等高频大功率领域具有极大的发展潜力。AlGaN/GaN高电子迁移率晶体管(AlGaN/GaN HEMT)结构的出现是基于1975年T.Mimura等人以及1994年M.A.Khan等人所描述的现象：在AlGaN和GaN异质结构界面区域显示出异常高的电子迁移率。目前常规的硅衬底AlGaN/GaN HEMT器件为平面结构，器件的源极、漏级和栅极均在器件的顶面，容易引起可靠性下降，例如在大栅极偏压或者高频条件下会出现电流崩塌效应，当工作在高温、大功率环境时会产生“自热效应”等。由于硅衬底与GaN材料体系之间巨大的热失配，使得在硅衬底上整面生长AlGaN/GaN HEMT结构存在薄膜易开裂、弯曲严重等问题，因此常规技术多采用复杂的缓冲层设计来进行应力控制和弯曲控制，工艺复杂，且在后续器件制造过程中容易带来良率低和可靠性差的问题。

发明内容

针对上述技术问题，本发明提供了一种常闭型AlGaN/GaN高电子迁移率晶体管及其制造方法。

本发明中，源极电极和漏极电极分别位于晶体管的上下两侧，解决了平面结构AlGaN/GaN高电子迁移率晶体管面临的问题，采用选区硅衬底外延生长，使硅衬底上的AlGaN/GaN外延层分隔成相互独立的小图形，大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积，解决了外延薄膜的开裂、弯曲等问题，同时可以提升器件的制造良率和可靠性。

本发明的目的是这样实现的：

一种常闭型AlGaN/GaN高电子迁移率晶体管，包括硅衬底、外延结构、漏极电极、漏极欧姆接触金属层、钝化层、源极电极和栅极电极，其特征在于：所述硅衬底正面由凸面、凹面和位于凹面两侧的两个Si(111)面组成，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，与硅衬底背面平行，凹面位于硅衬底底部且与凸面平行，两个Si(111)面的两端分别与凸面和凹面相交，所述外延结构位于所述Si(111)面上，从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层、P型层，所述P型层紧挨栅极电极底部，且仅存在于栅极电极下方区域，通过耗尽栅极电极下方的二维电子气而实现对AlGaN/GaN高电子迁移率晶体管的关断，成为常闭结构，所述漏极电极设置在所述硅衬底背面，所述漏极欧姆接触金属层位于凹面和外延结构的一侧，在所述凹面和AlGaN势垒层之间形成电连接，漏极欧姆接触金属层通过硅衬底与所述漏极电极导通，所述凸面上设置有钝化层，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接，栅极电极设置在P型层上，且位于漏极欧姆接触金属层与源极电极之间。

更进一步，所述硅衬底电阻率小于等于10Ω·cm，所述硅衬底凸面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面和Si(661)面中的一种。

更进一步，所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为Al_xGa_(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5，所述P型层为掺Mg元素的P-GaN或者掺Mg元素的P-AlGaN。

一种常闭型AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：

(1)提供电阻率小于等于10Ω·cm的硅衬底，硅衬底晶面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面和Si(661)面中的一种，在所述硅衬底正面两端局部利用光刻腐蚀技术形成SiO₂腐蚀掩膜；

(2)对所述形成了SiO₂腐蚀掩膜的硅衬底正面进行选择性腐蚀，之后去除SiO₂腐蚀掩膜，使硅衬底正面形成由凸面、凹面和位于凹面两侧的两个Si(111)面组成的形貌，其中凸面位于硅衬底正面的最上部且位于硅衬底两侧，是在选择性腐蚀过程中被SiO₂腐蚀掩膜保护的区域，凹面和两个Si(111)面是选择性腐蚀形成的新面，凹面位于硅衬底底部且与凸面平行，两个Si(111)面两端分别与凸面和凹面相交；

(3)在所述硅衬底正面的凸面、凹面和Si(111)面上生长SiO₂层，并通过光刻腐蚀技术去除Si(111)面上的SiO₂层，保留凸面、凹面上的SiO₂，形成SiO₂生长掩膜；

(4)在所述硅衬底正面的Si(111)面上选择性生长外延结构，所述外延结构从Si(111)面开始依次包括缓冲层、高阻层、GaN沟道层、AlGaN势垒层、P型层，同时会在所述硅衬底正面的SiO₂生长掩膜上方形成多晶外延薄膜，所述高阻层为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层的厚度为1～10μm，所述GaN沟道层为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层为Al_xGa_(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5，所述P型层为掺Mg元素的P-GaN或者掺Mg元素的P-AlGaN；

(5)腐蚀去除所述硅衬底正面的SiO₂生长掩膜上方形成的多晶外延薄膜，之后去除SiO₂生长掩膜；

(6)通过光刻腐蚀技术腐蚀掉需制作栅极电极之外区域的P型层；

(7)在凸面、凹面和外延结构表面生长钝化层；

(8)利用光刻腐蚀技术腐蚀掉需制作源极电极和漏极欧姆接触金属层位置的钝化层；

(9)利用剥离技术制作源极电极和漏极欧姆接触金属层，使漏极欧姆接触金属层在所述凹面和AlGaN势垒层之间形成电连接，源极电极位于钝化层之上，并与AlGaN势垒层之间形成电连接；

(10)利用光刻腐蚀技术腐蚀掉P型层上方的钝化层，之后利用剥离技术在P型层上方制作栅极电极；

(11)在所述硅衬底背面制作漏极电极。

相比于现有技术，本发明有如下有益效果：

与现有常规平面结构AlGaN/GaN高电子迁移率晶体管相比，本发明提供的结构将源极和漏极设在器件的上下两侧，有利于解决平面结构所面临的在大栅极偏压或者高频条件下会出现电流崩塌效应，工作在高温、大功率环境时会产生“自热效应”等问题。

本发明采用选区硅衬底外延生长，使硅衬底上的AlGaN/GaN外延层分隔成相互独立小图形，大大降低了硅衬底与AlGaN/GaN外延层之间的应力累积，解决了外延薄膜的开裂、弯曲等问题，同时可以提升器件的制造良率和可靠性。

附图说明

图1为本发明一种常闭型AlGaN GaN高电子迁移率晶体管截面示意图。

图2为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤1示意图。

图3为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤2示意图。

图4为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤3示意图。

图5为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤4示意图。

图6为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤5示意图。

图7为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤6示意图。

图8为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤7示意图。

图9为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤8示意图。

图10为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤9示意图。

图11为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤10示意图。

图12为本发明实施例1中一种常闭型AlGaN GaN高电子迁移率晶体管制造方法步骤11示意图。

图示说明：100-硅衬底，101-硅衬底正面的凸面，102-硅衬底正面的凹面，103-硅衬底正面的(111)面，104-SiO₂腐蚀掩膜，105-SiO₂生长掩膜，200-外延结构，201-缓冲层，202-高阻层，203-GaN沟道层，204-AlGaN势垒层，205-P型层，206-多晶外延薄膜，300-钝化层，400-源极电极，500-漏极欧姆接触金属层，600-栅极电极，700-漏极电极。

具体实施方式

下面结合附图和实施例对本发明作进一步地说明。

实施例1：

如图1所示为本发明一种常闭型AlGaN/GaN高电子迁移率晶体管，包括硅衬底100、外延结构200、漏极电极700、漏极欧姆接触金属层500、钝化层300、源极电极400和栅极电极600，其特征在于：所述硅衬底100正面由凸面101、凹面102和位于凹面102两侧的两个Si(111)面103组成，其中凸面101位于硅衬底100正面的最上部且位于硅衬底两侧，与硅衬底100背面平行，凹面102位于硅衬底100底部且与凸面101平行，两个Si(111)面103的两端分别与凸面101和凹面102相交，所述外延结构200位于所述Si(111)面103上，从Si(111)面103开始依次包括缓冲层201、高阻层202、GaN沟道层203、AlGaN势垒层204、P型层205，所述P型层205紧挨栅极电极600底部，且仅存在于栅极电极600下方区域，通过耗尽栅极电极600下方的二维电子气而实现对AlGaN/GaN高电子迁移率晶体管的关断，成为常闭结构，所述漏极电极700设置在所述硅衬底100背面，所述漏极欧姆接触金属层500位于凹面102和外延结构200的一侧，在所述凹面102和AlGaN势垒层204之间形成电连接，并通过硅衬底100与所述漏极电极700导通，所述凸面101上设置有钝化层300，源极电极400位于钝化层300之上，并与AlGaN势垒层204之间形成电连接，栅极电极600设置在P型层205上，且位于漏极欧姆接触金属层500与源极电极400之间。

所述硅衬底100电阻率小于等于10Ω·cm，所述硅衬底凸面101为是Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种。

所述高阻层202可以是掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层202的厚度为1～10μm，所述GaN沟道层203为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层204为Al_xGa_(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5，所述P型层205为掺Mg元素的P-GaN或者掺Mg元素的P-AlGaN。

一种常闭型AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：

(1)如图2所示，提供电阻率小于等于10Ω·cm的硅衬底100，硅衬底100晶面为Si(100)面、Si(110)面、Si(112)面、Si(113)面、Si(114)面、Si(115)面、Si(116)面、Si(117)面、Si(221)面、Si(331)面、Si(551)面、Si(661)面中的一种，在所述硅衬底100正面两端局部利用光刻腐蚀技术形成SiO₂腐蚀掩膜104；

(2)如图3所示，对所述形成了SiO₂腐蚀掩膜104的硅衬底100正面进行选择性腐蚀，之后去除SiO₂腐蚀掩膜104，使硅衬底100正面形成由凸面101、凹面102和位于凹面102两侧的两个Si(111)面103组成的形貌，其中凸面101位于硅衬底100正面的最上部且位于硅衬底两侧，是在选择性腐蚀过程中被SiO₂腐蚀掩膜104保护的区域，凹面102和两个Si(111)面103是选择性腐蚀形成的新面，凹面102位于硅衬底100底部且与凸面101平行，两个Si(111)面103两端分别与凸面101和凹面102相交；

(3)如图4所示，在所述硅衬底100正面的凸面101、凹面102和Si(111)面103上生长SiO₂层，并通过光刻腐蚀技术去除Si(111)面103上的SiO₂层，保留凸面101、凹面102上的SiO₂层，形成SiO₂生长掩膜105；

(4)如图5所示，在所述硅衬底100正面的Si(111)面103上选择性生长外延结构200，所述外延结构200从Si(111)面103开始依次包括缓冲层201、高阻层202、GaN沟道层203、AlGaN势垒层204、P型层205，同时会在所述硅衬底100正面的SiO₂生长掩膜105上方形成多晶外延薄膜206，所述高阻层202为掺C元素的GaN、掺Fe元素的GaN、掺C元素的AlGaN或掺Fe元素的AlGaN中的一种或者组合，所述高阻层202的厚度为1～10μm，所述GaN沟道层203为非故意掺杂的GaN层，厚度为100nm～500nm，所述AlGaN势垒层204为Al_xGa_(1-x)N层，厚度为10nm～30nm，其中0.1≤x≤0.5，所述P型层205为掺Mg元素的P-GaN或者掺Mg元素的P-AlGaN；

(5)如图6所示，腐蚀去除所述硅衬底100正面的SiO₂生长掩膜105上方形成的多晶外延薄膜206，之后去除SiO₂生长掩膜105；

(6)如图7所示，通过光刻腐蚀技术腐蚀掉需制作栅极电极600之外区域的P型层205；

(7)如图8所示，在凸面、凹面和外延结构表面生长钝化层300；

(8)如图9所示，利用光刻腐蚀技术腐蚀掉需制作源极电极400和漏极欧姆接触金属层500位置的钝化层300；

(9)如图10所示，利用剥离技术制作源极电极400和漏极欧姆接触金属层500，使漏极欧姆接触金属层500在所述凹面102和AlGaN势垒层204之间形成电连接，源极电极400位于钝化层300之上，并与AlGaN势垒层204之间形成电连接；

(10)如图11所示，利用光刻腐蚀技术腐蚀掉P型层205上方的钝化层300，之后利用剥离技术在P型层205上方制作栅极电极600；

(11)如图12所示，在所述硅衬底100背面制作漏极电极700。

如图1所示本发明一种常闭型AlGaN/GaN高电子迁移率晶体管，其工作原理是：当栅极电压为零或者栅极电压低于阈值电压时，栅极电极600下方二维电子气被耗尽，AlGaN/GaN高电子迁移率晶体管处于关态，表现为典型的常闭型AlGaN/GaN高电子迁移率晶体管特性；当栅极电压大于阈值电压时，电子从源极电极400沿着GaN沟道层203与AlGaN势垒层204界面处的二维电子气层传输，再经由漏极欧姆接触金属500和硅衬底100到达漏极电极700，此时AlGaN/GaN高电子迁移率晶体管处于开态。

以上所述仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形、改进及替代，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。