沟槽功率半导体器件及制造方法
阅读说明：本技术 沟槽功率半导体器件及制造方法 (Trench power semiconductor device and manufacturing method ) 是由 朱袁正 廖周林 周锦程 王根毅 周永珍 于 2020-11-30 设计创作，主要内容包括：本发明涉及一种沟槽功率半导体器件,在漏极金属上设有第一导电类型衬底、第一导电类型外延层,在第一导电类型外延层上设有第二导电类型体区与第二导电类型阱区,在第二导电类型体区内开设有第一类沟槽,在第二导电类型阱区内开设有第二类沟槽,所述第二类沟槽围绕所述第一类沟槽设置,所述第二导电类型体区的第二导电类型杂质的浓度峰值大于第二导电类型阱区的第二导电类型杂质的浓度峰值,本发明能够提高功率半导体器件的终端耐压,提高功率半导体器件的可靠性。(The invention relates to a trench power semiconductor device, wherein a drain metal is provided with a first conductive type substrate and a first conductive type epitaxial layer, the first conductive type epitaxial layer is provided with a second conductive type body region and a second conductive type well region, the second conductive type body region is internally provided with a first type trench, the second conductive type well region is internally provided with a second type trench, the second type trench is arranged around the first type trench, and the concentration peak value of a second conductive type impurity of the second conductive type body region is greater than that of the second conductive type impurity of the second conductive type well region.)
技术领域
本发明涉及一种功率半导体结构及其制造方法，具体地说是一种普通沟槽功率半导体结构及制造方法。
背景技术
如图13所示，为传统沟槽功率MOSFET结构的示意图，传统结构包括元胞区001和终端保护区002，元胞区001位于器件的中心区，终端保护区002环绕元胞区001设置，元胞区001和终端保护区002的第一导电类型外延层3的表面都设置了第二导电类型体区7。图13显示了器件承受击穿电压时的击穿位置，所示击穿点位于最靠近元胞区001的第二类沟槽14的靠近元胞区001的一侧，该击穿点极其靠近第二类栅氧化层16，并且由于第二导电类型体区7的杂质浓度高，该位置峰值电场极高，这种情况容易导致栅氧层的损伤，导致器件耐压下降，可靠性降低。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种能够提高终端耐压、提高可靠性的沟槽功率半导体器件及制造方法。
按照本发明提供的技术方案，所述沟槽功率半导体器件，包括漏极金属、半导体基板与第一类沟槽、第一类导电多晶硅、第一类栅氧化层、第二导电类型体区、第一导电类型源区、第二类绝缘介质层、第一类绝缘介质层、第二导电类型阱区、源极金属、金属场板、第二类沟槽、第二类导电多晶硅与第二类栅氧化层；
所述半导体基板设置在漏极金属的上面，半导体基板被划分为元胞区和终端保护区，元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈且环绕元胞区；所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上的第一导电类型外延层；
在第一导电类型外延层上设有第二导电类型体区与第二导电类型阱区，第二导电类型体区完全覆盖位于元胞区内的第一导电类型外延层，第二导电类型阱区完全或者部分覆盖位于终端保护区内的第一导电类型外延层，在第二导电类型体区内设有第一导电类型源区，在第二导电类型阱区上设有第一类绝缘介质层；
在第一导电类型源区的上表面向下开设有第一类沟槽，第一类沟槽向下穿透第一导电类型源区与第二导电类型体区并最终伸入第一类导电类型外延层内内，在第一类沟槽侧壁和底壁均形成有第一类栅氧化层，在第一类栅氧化层内设有第一类导电多晶硅；
在第二导电类型阱区的上表面向下开设有第二类沟槽，第二类沟槽向下穿透第二导电类型阱区并最终伸入第一类导电类型外延层内，在第二类沟槽侧壁和底壁均设有第二类栅氧化层，在第二类栅氧化层内设有第二类导电多晶硅；
在第一导电类型源区与第一类绝缘介质层上设有第二类绝缘介质层，在第二类绝缘介质层上呈间隔设有源极金属与金属场板，源极金属不仅完全覆盖位于元胞区内的第二类绝缘介质层而且部分延伸到终端保护区内并覆盖靠近元胞区的第二类绝缘介质层，源极金属通过通孔与第一导电类型源区及第二导电类型体区欧姆接触，金属场板完全位于终端保护区内，且金属场板至少覆盖一根第二类沟槽，金属场板连接源极电位或栅极电位。
作为优选，所述第二导电类型体区不仅完全覆盖位于元胞区内的第一导电类型外延层而且第二导电类型体区部分延伸到终端保护区内并覆盖靠近元胞区的第一导电类型外延层，在位于元胞区内的第二导电类型体区上设有第一导电类型源区，所述第二导电类型阱区覆盖第二导电类型体区外侧的第一导电类型外延层，第一类绝缘介质层不仅完全覆盖第二导电类型阱区而且覆盖位于终端保护区内的第二导电类型体区的边缘部分，在第一导电类型源区、位于终端保护区内的第二导电类型体区的非边缘部分与第一类绝缘介质层上设有第二类绝缘介质层，源极金属通过第二类绝缘介质层内的通孔与延伸至终端保护区内的第二导电类型体区欧姆接触。
作为优选，所述第二导电类型体区不仅完全覆盖位于元胞区内的第一导电类型外延层而且第二导电类型体区部分延伸到终端保护区内并覆盖靠近元胞区的第一导电类型外延层，第一导电类型源区不仅完全覆盖位于元胞区内的第二导电类型体区而且部分延伸到终端保护区内并部分覆盖靠近元胞区的第二导电类型体区，所述第二导电类型阱区覆盖第二导电类型体区外侧的第一导电类型外延层，第一类绝缘介质层不仅完全覆盖第二导电类型阱区而且覆盖位于终端保护区内的第二导电类型体区的边缘部分，在第一导电类型源区与第一类绝缘介质层上设有第二类绝缘介质层，源极金属通过第二类绝缘介质层内的通孔与延伸至终端保护区内的第二导电类型体区、第一导电类型源区欧姆接触。
作为优选，所述第二导电类型体区完全覆盖位于元胞区内的第一导电类型外延层，第二导电类型阱区完全覆盖位于终端保护区内的第一导电类型外延层，第一类绝缘介质层完全覆盖第二导电类型阱区，在第一导电类型源区与第一类绝缘介质层上设有第二类绝缘介质层，在靠近元胞区的终端保护区内的第二导电类型阱区内设有第一类沟槽，在所述第一类沟槽的两侧设有通孔，源极金属通过通孔与第二导电类型阱区欧姆接触。
作为优选，所述第二导电类型体区的第二导电类型杂质的浓度峰值大于第二导电类型阱区的第二导电类型杂质的浓度峰值。
作为优选，所述第一类沟槽内的第一类导电多晶硅连接栅极电位，第二类沟槽内的第二类导电多晶硅呈浮空设置。
作为优选，所述功率半导体器件为N型功率半导体器件或者P型功率半导体器件，当功率半导体器件为N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型；当功率半导体器件为P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
上述沟槽功率半导体器件的制造方法包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；
步骤二：在所述第一导电类型外延层注入第二导电类型杂质，退火后形成第二导电类型阱区；
步骤三：选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽；热生长形成第一类栅氧化层与第二类栅氧化层；淀积导电多晶硅；刻蚀保留第一类沟槽内的第一类导电多晶硅和第二类沟槽内的第二类导电多晶硅；
步骤四：淀积第一类绝缘介质层；
步骤五：选择性刻蚀去除位于元胞区内的第一类绝缘介质层与部分终端保护区内的第一类绝缘介质层，使部分第二导电类型阱区的上表面露出；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区；
步骤七：在位于元胞区内的第二导电类型体区表面注入第一导电类型杂质并激活，形成第一导电类型源区；
步骤八：淀积第二类绝缘介质层；
步骤九：在第二类绝缘介质层选择性刻蚀出通孔；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属和金属场板，最后形成漏极金属。
上述沟槽功率半导体器件的制造方法还可包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；
步骤二：在所述第一导电类型外延层注入第二导电类型杂质，退火后形成第二导电类型阱区；
步骤三：选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽；热生长形成第一类栅氧化层与第二类栅氧化层；在第一类栅氧化层与第二类栅氧化层上淀积导电多晶硅；刻蚀保留第一类沟槽内的第一类导电多晶硅和第二类沟槽内的第二类导电多晶硅；
步骤四：淀积第一类绝缘介质层；
步骤五：选择性刻蚀去除位于元胞区内的第一类绝缘介质层与部分终端保护区内的第一类绝缘介质层，使部分第二导电类型阱区的上表面露出；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区；
步骤七：普遍注入第一导电类型杂质并激活，形成第一导电类型源区；
步骤八：淀积第二类绝缘介质层；
步骤九：在第二类绝缘介质层选择性刻蚀出通孔；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属和金属场板，最后形成漏极金属。
上述沟槽功率半导体器件的制造方法还可包括以下步骤：
步骤一：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；
步骤二：在所述第一导电类型外延层注入第二导电类型杂质，退火后形成第二导电类型阱区；
步骤三：选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽；热生长形成第一类栅氧化层与第二类栅氧化层；在第一类栅氧化层与第二类栅氧化层上淀积导电多晶硅；刻蚀保留第一类沟槽内的第一类导电多晶硅和第二类沟槽内的第二类导电多晶硅；
步骤四：淀积第一类绝缘介质层；
步骤五：选择性刻蚀去除位于元胞区内的第一类绝缘介质层，使部分第二导电类型阱区的上表面露出；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区；
步骤七：普遍注入第一导电类型杂质并激活，形成第一导电类型源区；
步骤八：淀积第二类绝缘介质层；
步骤九：在第二类绝缘介质层选择性刻蚀出通孔；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属和金属场板，最后形成漏极金属。
本发明能够提高功率半导体器件的终端耐压，提高功率半导体器件的可靠性。
附图说明
图1为本发明实施例1提供的功率半导体器件的形成外延层的结构示意图。
图2为本发明实施例1提供的功率半导体器件的形成第二导电类型阱区的结构示意图。
图3为本发明实施例1提供的功率半导体器件的形成第一类沟槽和第二类沟槽、第一类栅氧化层和第二类栅氧化层、第一类导电多晶硅和第二类导电多晶硅的结构示意图。
图4为本发明实施例1提供的功率半导体器件的淀积形成第一类绝缘介质层的结构示意图。
图5为本发明实施例1提供的功率半导体器件的选择性刻蚀去除第一类绝缘介质层的结构示意图。
图6为本发明实施例1提供的功率半导体器件的注入第二导电类型杂质并热退火，形成第二导电类型体区的结构示意图。
图7为本发明实施例1提供的功率半导体器件的选择性注入第一导电类型杂质并激活，形成第一导电类型源区的结构示意图。
图8为本发明实施例1提供的功率半导体器件的淀积形成第二类绝缘介质层的结构示意图。
图9为本发明实施例1提供的功率半导体器件的在元胞区第二绝缘介质层上选择性刻蚀出通孔的结构示意图。
图10为本发明实施例1提供的功率半导体器件的淀积金属并选择性刻蚀金属，形成源极金属、金属场板和漏极金属的结构示意图。
图11为本发明实施例2提供的功率半导体器件的结构示意图。
图12为本发明实施例3提供的功率半导体器件的结构示意图。
图13为传统沟槽功率半导体器件的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明包括以下几种实施例，需要解释的是对于N型功率半导体器件，本发明中所述的第一导电类型型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，本发明中所述的N型为P型导电，所述第二导电类型为N型导电。
实施例1
一种沟槽功率半导体器件，如图10所示，它包括漏极金属1、半导体基板与第一类沟槽4、第一类导电多晶硅5、第一类栅氧化层6、第二导电类型体区7、第一导电类型源区8、第二类绝缘介质层9、第一类绝缘介质层10、第二导电类型阱区11、源极金属12、金属场板13、第二类沟槽14、第二类导电多晶硅15与第二类栅氧化层16；
所述半导体基板设置在漏极金属1的上面，半导体基板被划分为元胞区001和终端保护区002，元胞区001位于半导体基板的中心区，终端保护区002位于元胞区001的外圈且环绕元胞区001；所述半导体基板包括第一导电类型衬底2和位于第一导电类型衬底2上的第一导电类型外延层3；
在第一导电类型外延层3上设有第二导电类型体区7与第二导电类型阱区11，第二导电类型体区7不仅完全覆盖位于元胞区001内的第一导电类型外延层3而且第二导电类型体区7部分延伸到终端保护区002内并覆盖靠近元胞区001的第一导电类型外延层3，所述第二导电类型阱区11覆盖第二导电类型体区7外侧的第一导电类型外延层3；
在位于元胞区001内的第二导电类型体区7内设有第一导电类型源区8，在第一导电类型源区8的上表面向下开设有第一类沟槽4，第一类沟槽4向下穿透第一导电类型源区8与第二导电类型体区7并最终伸入第一类导电类型外延层内3内，在第一类沟槽4侧壁和底壁均形成有第一类栅氧化层6，在第一类栅氧化层6内设有第一类导电多晶硅5；
在第二导电类型阱区11的上表面向下开设有六根第二类沟槽14，第二类沟槽14向下穿透第二导电类型阱区11并最终伸入第一类导电类型外延层3内，在第二类沟槽14侧壁和底壁均设有第二类栅氧化层16，在第二类栅氧化层16内设有第二类导电多晶硅15；
在第二导电类型阱区11上设有第一类绝缘介质层10，第一类绝缘介质层10不仅完全覆盖第二导电类型阱区11而且覆盖位于终端保护区002内的第二导电类型体区7的边缘部分，在第一导电类型源区8、位于终端保护区002内的第二导电类型体区7的非边缘部分与第一类绝缘介质层10上设有第二类绝缘介质层9，在第二类绝缘介质层9上设有源极金属12与金属场板13，源极金属12不仅完全覆盖位于元胞区001内的第二类绝缘介质层9而且部分延伸到终端保护区002内并覆盖靠近元胞区001的第二类绝缘介质层9，源极金属12通过通孔与第一导电类型源区8及第二导电类型体区7欧姆接触，金属场板13完全位于终端保护区002内，且金属场板13至少覆盖一根第二类沟槽14，金属场板13连接源极电位或栅极电位，源极金属12通过第二类绝缘介质层9内的通孔与延伸至终端保护区002内的第二导电类型体区7欧姆接触。
所述第二导电类型体区7的第二导电类型杂质的浓度峰值大于第二导电类型阱区11的第二导电类型杂质的浓度峰值。
所述第一类沟槽4内的第一类导电多晶硅5连接栅极电位，第二类沟槽14内的第二类导电多晶硅15呈浮空设置。
上述沟槽功率半导体器件的制造方法包括以下步骤：
步骤一：提供第一导电类型衬底2，在所述第一导电类型衬底2上生长第一导电类型外延层3，如图1所示；
步骤二：在所述第一导电类型外延层3注入第二导电类型杂质，退火后形成第二导电类型阱区11；
步骤三：选择性刻蚀沟槽，形成第一类沟槽4、第二类沟槽14；热生长形成第一类栅氧化层6与第二类栅氧化层16；淀积导电多晶硅；刻蚀保留第一类沟槽4内的第一类导电多晶硅5和第二类沟槽14内的第二类导电多晶硅15，如图2所示；
步骤四：淀积第一类绝缘介质层10，如图4所示；
步骤五：选择性刻蚀去除位于元胞区001内的第一类绝缘介质层10与部分终端保护区002内的第一类绝缘介质层10，使部分第二导电类型阱区11的上表面露出，如图5所示；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区7，如图6所示；
步骤七：在位于元胞区001内的第二导电类型体区7表面注入第一导电类型杂质并激活，形成第一导电类型源区8，如图7所示；
步骤八：淀积第二类绝缘介质层9，如图8所示；
步骤九：在第二类绝缘介质层9上选择性刻蚀出通孔，如图9所示；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属12和金属场板13，最后形成漏极金属1，如图10所示。
实施例2
一种沟槽功率半导体器件，包括漏极金属1、半导体基板与第一类沟槽4、第一类导电多晶硅5、第一类栅氧化层6、第二导电类型体区7、第一导电类型源区8、第二类绝缘介质层9、第一类绝缘介质层10、第二导电类型阱区11、源极金属12、金属场板13、第二类沟槽14、第二类导电多晶硅15与第二类栅氧化层16；
所述半导体基板设置在漏极金属1的上面，半导体基板被划分为元胞区001和终端保护区002，元胞区001位于半导体基板的中心区，终端保护区002位于元胞区001的外圈且环绕元胞区001；所述半导体基板包括第一导电类型衬底2和位于第一导电类型衬底2上的第一导电类型外延层3；
在第一导电类型外延层3上设有第二导电类型体区7与第二导电类型阱区11，所述第二导电类型体区7不仅完全覆盖位于元胞区001内的第一导电类型外延层3而且第二导电类型体区7部分延伸到终端保护区002内并覆盖靠近元胞区001的第一导电类型外延层3；
在第二导电类型体区7内设有第一导电类型源区8，第一导电类型源区8不仅完全覆盖位于元胞区001内的第二导电类型体区7而且部分延伸到终端保护区002内并部分覆盖靠近元胞区001的第二导电类型体区7，在第一导电类型源区8的上表面向下开设有第一类沟槽4，第一类沟槽4向下穿透第一导电类型源区8与第二导电类型体区7并最终伸入第一类导电类型外延层内3内，在第一类沟槽4侧壁和底壁均形成有第一类栅氧化层6，在第一类栅氧化层6内设有第一类导电多晶硅5；
所述第二导电类型阱区11覆盖第二导电类型体区7外侧的第一导电类型外延层3，在第二导电类型阱区11的上表面向下开设有六根第二类沟槽14，第二类沟槽14向下穿透第二导电类型阱区11并最终伸入第一类导电类型外延层3内，在第二类沟槽14侧壁和底壁均设有第二类栅氧化层16，在第二类栅氧化层16内设有第二类导电多晶硅15；
在第二导电类型阱区11上设有第一类绝缘介质层10，第一类绝缘介质层10不仅完全覆盖第二导电类型阱区11而且覆盖位于终端保护区002内的第二导电类型体区7的边缘部分，在第一导电类型源区8与第一类绝缘介质层10上设有第二类绝缘介质层9，在第二类绝缘介质层9上设有源极金属12与金属场板13，源极金属12不仅完全覆盖位于元胞区001内的第二类绝缘介质层9而且部分延伸到终端保护区002内并覆盖靠近元胞区001的第二类绝缘介质层9，源极金属12通过第二类绝缘介质层9内的通孔与延伸至终端保护区002内的第二导电类型体区7、第一导电类型源区8欧姆接触，金属场板13完全位于终端保护区002内，且金属场板13至少覆盖一根第二类沟槽14，金属场板13连接源极电位或栅极电位。
所述第二导电类型体区7的第二导电类型杂质的浓度峰值大于第二导电类型阱区11的第二导电类型杂质的浓度峰值。
所述第一类沟槽4内的第一类导电多晶硅5连接栅极电位，第二类沟槽14内的第二类导电多晶硅15呈浮空设置。
上述沟槽功率半导体器件的制造方法包括以下步骤：
步骤一：提供第一导电类型衬底2，在所述第一导电类型衬底2上生长第一导电类型外延层3；
步骤二：在所述第一导电类型外延层3注入第二导电类型杂质，退火后形成第二导电类型阱区11；
步骤三：选择性刻蚀沟槽，形成第一类沟槽4、第二类沟槽14；热生长形成第一类栅氧化层6与第二类栅氧化层16；淀积导电多晶硅；刻蚀保留第一类沟槽4内的第一类导电多晶硅5和第二类沟槽14内的第二类导电多晶硅15；
步骤四：淀积第一类绝缘介质层10；
步骤五：选择性刻蚀去除位于元胞区001内的第一类绝缘介质层10与部分终端保护区002内的第一类绝缘介质层10，使部分第二导电类型阱区11的上表面露出；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区7；
步骤七：普遍注入第一导电类型杂质并激活，形成第一导电类型源区8；
步骤八：淀积第二类绝缘介质层9；
步骤九：在第二类绝缘介质层9上选择性刻蚀出通孔；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属12和金属场板13，最后形成漏极金属1。
实施例3
一种沟槽功率半导体器件，包括漏极金属1、半导体基板与第一类沟槽4、第一类导电多晶硅5、第一类栅氧化层6、第二导电类型体区7、第一导电类型源区8、第二类绝缘介质层9、第一类绝缘介质层10、第二导电类型阱区11、源极金属12、金属场板13、第二类沟槽14、第二类导电多晶硅15与第二类栅氧化层16；
所述半导体基板设置在漏极金属1的上面，半导体基板被划分为元胞区001和终端保护区002，元胞区001位于半导体基板的中心区，终端保护区002位于元胞区001的外圈且环绕元胞区001；所述半导体基板包括第一导电类型衬底2和位于第一导电类型衬底2上的第一导电类型外延层3；
在第一导电类型外延层3上设有第二导电类型体区7与第二导电类型阱区11，第二导电类型体区7完全覆盖位于元胞区001内的第一导电类型外延层3，在第二导电类型体区7内设有第一导电类型源区8，在第一导电类型源区8的上表面向下开设有第一类沟槽4，第一类沟槽4向下穿透第一导电类型源区8与第二导电类型体区7并最终伸入第一类导电类型外延层内3内，在第一类沟槽4侧壁和底壁均形成有第一类栅氧化层6，在第一类栅氧化层6内设有第一类导电多晶硅5；
第二导电类型阱区11完全或者部分覆盖位于终端保护区002内的第一导电类型外延层3，在第二导电类型阱区11的上表面向下开设有第二类沟槽14，第二类沟槽14向下穿透第二导电类型阱区11并最终伸入第一类导电类型外延层3内，在第二类沟槽14侧壁和底壁均设有第二类栅氧化层16，在第二类栅氧化层16内设有第二类导电多晶硅15，在第二导电类型阱区11上设有第一类绝缘介质层10，第一类绝缘介质层10完全覆盖第二导电类型阱区11；
在第一导电类型源区8与第一类绝缘介质层10上设有第二类绝缘介质层9，在第二类绝缘介质层9上设有源极金属12与金属场板13，源极金属12不仅完全覆盖位于元胞区001内的第二类绝缘介质层9而且部分延伸到终端保护区002内并覆盖靠近元胞区001的第二类绝缘介质层9，在靠近元胞区001的终端保护区002内的第二导电类型阱区11内设有第一类沟槽4，在所述第一类沟槽4的两侧设有通孔，源极金属12通过通孔与第二导电类型阱区11欧姆接触，金属场板13完全位于终端保护区002内，且金属场板13至少覆盖一根第二类沟槽14，金属场板13连接源极电位或栅极电位。
所述第二导电类型体区7的第二导电类型杂质的浓度峰值大于第二导电类型阱区11的第二导电类型杂质的浓度峰值。
所述第一类沟槽4内的第一类导电多晶硅5连接栅极电位，第二类沟槽14内的第二类导电多晶硅15呈浮空设置。
上述沟槽功率半导体器件的制造方法包括以下步骤：
步骤一：提供第一导电类型衬底2，在所述第一导电类型衬底2上生长第一导电类型外延层3；
步骤二：在所述第一导电类型外延层3注入第二导电类型杂质，退火后形成第二导电类型阱区11；
步骤三：选择性刻蚀沟槽，形成第一类沟槽4、第二类沟槽14；热生长形成第一类栅氧化层6与第二类栅氧化层16；淀积导电多晶硅；刻蚀保留第一类沟槽4内的第一类导电多晶硅5和第二类沟槽14内的第二类导电多晶硅15；
步骤四：淀积第一类绝缘介质层10；
步骤五：选择性刻蚀去除位于元胞区001内的第一类绝缘介质层10，使部分第二导电类型阱区11的上表面露出；
步骤六：普遍注入第二导电类型杂质，退火后形成第二导电类型体区7；
步骤七：普遍注入第一导电类型杂质并激活，形成第一导电类型源区8；
步骤八：淀积第二类绝缘介质层9；
步骤九：在第二类绝缘介质层9上选择性刻蚀出通孔；
步骤十：淀积金属并选择性刻蚀金属，形成源极金属12和金属场板13，最后形成漏极金属1。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。